全国计算机三级嵌入式系统开发技术考点总结

全国计算机三级嵌入式系统开发技术考点总结

ID:43340852

大小:34.23 KB

页数:8页

时间:2019-10-01

全国计算机三级嵌入式系统开发技术考点总结_第1页
全国计算机三级嵌入式系统开发技术考点总结_第2页
全国计算机三级嵌入式系统开发技术考点总结_第3页
全国计算机三级嵌入式系统开发技术考点总结_第4页
全国计算机三级嵌入式系统开发技术考点总结_第5页
资源描述:

《全国计算机三级嵌入式系统开发技术考点总结》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、...嵌入式系统硬件组成概述嵌入式最小硬件系统:嵌入式处理器运行必备条件的硬件电路与嵌入式处理器共同构成了嵌入式最小硬件系统。嵌入式最小硬件系统组成:嵌入式处理器、时钟电路、电源电路、复位电路、存储器、调试测试接口电源电路:嵌入式系统常用的电源模块式交流变直流(AC-DC)模块、直流到直流(DC-DC)模块以及低压差稳压器(LDO)。稳压器包括普通稳压器和低压差稳压器LDO。78XX系列属于普通稳压器,LM2576/2596为开关稳压芯片,CCAT6219/AS2815/1117/2908等属于低压差稳压器。稳压器最大的特点是低噪声、低成本、纹波小、精度高、电路简单。时钟电路:几乎所有的

2、嵌入式处理器本质上均为同步时序电路,需要时钟信号才能按照节拍正常工作。复位电路:嵌入式处理器都有一个系统复位引脚为nRESET或RESET,n表示低电平复位,不带n的表示高电平复位。JTAG测试接口:联合测试行为小组(JTAG)是一种国际标准测试协议,主要用于芯片内部测试以及对系统进行仿真和调试。测试访问口:TAP基于ARM内核的电性嵌入式应用系统硬件组成:嵌入式最小硬件系统、前向通道、后向通道、人机交互通道、以及相互互联通信通道等组成。前向通道,即输入接口,包括传感器、信号调理电路(滤波器、放大器等)、A/D转换器等构成。后向通道,即输出接口,包括D/A转换器、功率放大器。执行器等组成

3、。人机交互通道,包括键盘或触屏输入接口以及LED或LCD显示输出接口。相互互联通道,包括RS-232/RS-485串行通信接口、CAN通信接口、以太网通信接口、USB通信接口等。嵌入式处理芯片AMBA:先进微控制器总线体系结构系统总线(ASB、AHB、AXI、ACE)主要用于连接高带宽快速组件:电源管理与时钟控制器、测试接口如JTAG、外部存储器控制接口、DMA控制器、USB主机、片上SRAM及Flash、中断控制器、LCD控制器。外围总线:(APB)主要连接低带宽组件以及与外部相连的硬件组件:GPIO、UART、SPI、I^2C、USB设备、CAN、Ethernet、ADC、DAC、W

4、DT、Timer、RTC、PWM等。存储器及控制器:片内程序存储器通常用FlashROM,一般配有几KB到几MB不等;片内数据存储器通常使用的是SRAM,一般配有几KB到几百KB不等。目前程序存储器大都采用Flash存储器,而数据存储器可采用SRAM和DDR或DDR2或普通的DRAM。中断控制器:一般采用向量中断(VIC)或嵌套向量中断(NVIC)方式管理中断。Cortex-M系列就支持嵌套的向量中断。DMA控制器:直接存储器访问控制器电源管理与时钟控制器:ARM处理芯片内部的电源管理主要有正常工作模式、慢时钟模式、空闲模式、掉电模式、休眠模式、深度休眠模式等。时钟信号是ARM芯片定时的

5、关键。GPIO端口:通用输入/输出端口。输入时具有缓冲功能,输出时具有锁存功能。定时计数组件:看门狗定时器(WDT)、Timer通用定时器、RTC、脉冲宽带调制器(PWM)模拟通道组件:ADC、DAC、比较器。ADC:模拟到数字的转换器。DAC:数字到模拟的转换器。比较器主要功能是当比较器正端电压高于负端电压时,输出电压值接近正电源电压,反之输出电压接近负电源电压。互联通信组件:UART、I^2C、SPI、CAN、USB、Ethernet等。UART:通用异步收发器。I^2C:集成电路互连的一种总线标准,只有两根信号线,一根是时钟线SCL,一根是数据线SDA(双向三态)I^2S:面向多媒

6、体应用的音频串行总线。参考学习...SPI:串行外设接口。包括MISO、MOSI、SSL和SCK。可完成全双工的同步串行通信,用于板级芯片之间的短距离通信。CAN:控制器局域网,仅有CANH和CANL两根信号线,采用差分方式传输数据,可以进行远距离多机通信。主要用于要求抗干扰能力强的工业控制领域,可组成多主多从系统。USB:通用串行总线,主要应用于与外部设备的短距离通信,也采用差分方式传输数据,是目前应用最广的串行总线接口形式。Ethernet:以太网通信接口常用ARM嵌入式处理芯片:NXP的、TI的、Samsung的、Atmel的、ST的、Freescale的、Nuvoton的、Int

7、el的等等嵌入式处理芯片选型遵循:性价比原则和参数选择原则3.3嵌入式系统的存储器存储器层次结构对于CPU使用最频繁的少量的程序代码和数据用SRAM作为高速缓冲存储器(Cache)存放;正在运行中的程序的大部分数据和代码存放在主存储器(内存)中;尚未启动运行的其余程序或数据则存放在容量大的外部存储器如磁盘(虚拟内存)中待命。目前嵌入式系统采用SRAM作为Cache,Cache又分为嵌入式处理器内部一级Cache(L1)和二级Cach

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。