SPI时钟极性与时钟相位关系根本剖析

《SPI时钟极性与时钟相位关系根本剖析》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、SPI时钟极性与时钟相位关系根本剖析2011年11月21日有感而发⑴时钟极性：SCK空闲状态为低电平（时钟周期中第一个时创

2、沿也为低电平）①时钟相位：数据采样从第一个时钟沿开始1、如果MSB先发送，则MOSI空闲状态与最高位相同2、如果LSB先发送，则MOSI空闲状态与最低位相同②时钟相位：数据采样从笫二个时钟沿开始1、如果MSB先发送，则MOSI空闲状态与最低位相同2、如果LSB先发送，则MOSI空闲状态与最高位相同SCK周期1SCK周期2r~^2

3、8XUCPHA=0时SPI总线数据传输时序⑴时钟极性：SCK空闲状态为高电平（时钟周期屮第一个时钟沿也为高电平）①时钟相位：数据采样从第一个时钟沿开始1、如果MSB先发送，则MOSI空闲状态与最高位相同2、如果LSB先发送，则MOSI空闲状态与最低位相同②时钟相位：数据采样从笫二个时钟沿开始1、如果MSB先发送，则MOSI空闲状态与最低位相同2、如果LSB先发送，则MOSI空闲状态与最高位相同SCK(CPOL=1)SCK(CPOL=0)MOSIMISOCPHA=1时SPI总线数据传输是序如果CPOL=0,ISCKMDV]

4、lsCKMjM2SCKM1M3ISCKM11W46SCKMJW

5、7SCKM]期82011年12月3日理解更本质如果CPOL=0,且CPHA=0,则一个时钟周期是先低电平,再高电平BCPHA=1,则一个时钟周期是先高电平,再低电平如果CPOL=1,且CPHA=0,则一个时钟周期是先高电平，再低电平如果CPOL=1,H.CPHA=1,则一个时钟周期是先低电平，再高电平上述简而言之就是：CPHA=0,时钟周期第一个沿与空闲状态相同，CPHA=1,时钟周期第一个沿与空闲状态相反。如下图所示：MISIMISOMSBLSBXSCK(CPOLI)SCMCPOI.0)LSBySCK(CPOLN)miniMBW2t卅期4、6IMIKH7__.

6、MjWJg///

7、/J图3CPHA=0时SPI总线数据传输时序MISOMSBVLS»:SCK(CP()l/0)MOSI图4CPHA=1时SPI总线数据传输时序网友言论：SPI总线小结SPI接口的全称是"SerialPeripheralInterface",意为串行外围接口,是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM,FLASH,实时时钟，AD转换器，述有数字信号处理器和数字信号解码器之间。SPI接口是在CPU和外围低速器件之间进行同步串行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，地位在后，为全双工通信，数据传输速度总体来说比I2C总

8、线要快，速度可达到几Mbpso1、SPI总线主要特点•全双工；•可以当作主机或从机工作；•提供频率可编程时钟；•发送结束屮断标志；•写冲突保护；2、接口定义该总线通信基于主■从配置。它有以下4个信号：MOSI：MasterOutSlaveIn主岀/从入MISO：MasterInSlaveOut主入/从出SCK：SerialClock串行吋钟SS：SlaveSelect从属选择芯片上“从属选择"(slave-select)的引脚数决定了可连到总线上的器件数量。3、SPI时序分析在SPI传输屮，数据是同步进行发送和接收的。数据传输的吋钟基于来自主处理器的时钟脉冲，摩托罗拉没有定义任何通用

9、SPI的时钟规范。然而，最常用的时钟设置基于时钟极性(CPOL)和时钟相位(CPHA)两个参数，CPOL定义SPI串行时钟的活动状态，而CPHA定义相对于SO擞据位的时钟相位。CPOL和CPHA的设置决定了数据取样的时钟沿。如图1所示，根据CPOL和CPHA的不同，有四种不同的工作模式。厂射钟信号~~'叙性0SCK(CPOL=0)_JL/UJmJZ一•iSCK(CPOL=1)■▲图1SPI吋序分析其中，CPOL是用來决定SCK时钟信号空闲时的电平。CPOL=0,空闲电平为低电平，CPOL=1时，空闲电平为高电平。CPHA用来决定采样时刻的，CPHA=O,在每个周期的第一个时钟沿采样

10、。CPHA=1,在每个周期的第二个时钟沿采样。关于吋序分析，网上有几张流行的说明图表，意义是相同的。输入1输出«K-i~innwjSCKJmrnfr^QPI1QTM—■・rTJi」irspi2SCK口LTLTLJSPI3图3SPI吋序分析SCKM!期ISCKWM2sckmjwbSCKMJIV]46SCMCPOLI)SCK(CPO

11、.0)MISIMISO/MSBMSIJ6X_.5xz?.xzoc图3cpha=o时spi总线数据传输时库图4CPHA=1时SPI