基于FPGA的SPI42接口设计

《基于FPGA的SPI42接口设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于FPGA的SPI4.2接口设计摘要：木文介绍了一种FPGA和IPX2805之间的SPI4.2接口模块设计的方法，对硬件设讣进行了说明，着重阐述了FPGA内部SPT4.2接口模块设计。该设计简单、高效，解决了商用芯片不能满足高速转发的系统要求的问题。方案在Altera的StratixII器件上得到了验证。1・引言SPT-4.2(SystemPacketInterface)是OTF(OpticalInternetworkingForum)定义的局部高速总线标准，用于PIIY层芯片到链路层芯片的lOGbps信号传输。主要应用有OC-192ATM、PacketoverSONET/SDH(

2、POS)、lOGbps以太网等。SPI4.2接口分为数据通道和状态通道。数据通道最多分成256个逻辑通道,16bit位宽，采用LVDS信号电平，按照cell格式传送数据，cell的长度为16字节的整数倍，可随意配置，根据网上流量的分析，一般配置成128字节。每个cell都是以控制字开始的，控制字一共16bit,包含逻辑端口号、报文起始标志位、报文结束标志位、控制字交验等信息。状态通道传输对端反馈的逻辑通道接收FIFO的状态，2bit位宽，LVTTL或者LVDS信号电平，一般采用LVTTL信号电平。状态通道的数据结构为Calendar[0:n],n最大为256,长度一般与逻辑通道数对应

3、，Calendar[n]表示逻辑通道n的接收FIFO状态。数据通道根据状态通道提供的信息控制数据的发送过程。状态通道有四种状态信息，如表1所示：表1状态通道格式MSBLSB描述11保留10衣不相应的逻辑通道FIFO几乎满，发送通道停止发送数据，01表爪相应的逻轲通道FIFO为满，M以继续发送MaxBurst2参数定义的长度的数据。00表示相应的逻辑通道FIFO为空，可以发送IfaxBurstl參数定义的据.在实际的系统设计中，商用芯片不一定能够满足需要，因此需要使用FPGA(FieldProgrammableGateArray)。木设计采用Altera的StratixII系列FPGA

4、和RMI公司的多核处理器XLR732,Intel公司的网络处理器2805实现SPI4.2接口。2.2805简介2805是Intel推出的高端NP(NetworkProsser),能够处理lOGbps线速转发的以太网、POS、ATM等数据流量，能够实现分类、NAT、ACL、多播、流量管理等功能。2805内部集成一个32-bit、RISC内核、高性能的XScale处理器，用于系统的配置管理和路由表项的维护，最高工作主频750MHz；16个可编程的、有8K代码空间的微引擎，每个微引擎含有多个硬件线程，用来处理通信系统中的数据转发，最高工作主频1.5GHz。外部集成了PCI接口，可以工作在6

5、4bit/66MHz模式；SPT4.2接口，工作频率为311MHz~500MHz；3个LA-l接口，工作频率为250MHz；4个RDRAM接口，工作频率为800MIIz〜1200MHz。2.FPGA和2805之间的SP14.2接口电路设计图1描述了FPGA和2805之间的SPI4.2接口的硬件连接框图，信号定义以2805为参考点。其中TX_DATA[15:0]、TX_CTL、TX_CLK和RX_DATA[15:0]、RX_CTI八RX_CLK是LVDS信粤电平，工作在350MHz；TX_SDATA[1:0]、TX_SCLK和RX_SDATA[15:0]、RX_SCLK是LVTTL信号

6、电平，工作在87.5MIIz,四分Z一于数据通道时钟频率。TX_DATA[15:O]TX_CTL/TX_CLK发送方向28O5(liiiklayer)接受方向接受方向TX[SDATAfl:O]TXSCLKFPGA(phylayer)RX_DATA[15:O]RX_CTLTX_CLK发送方向RXSDATAfl:01RXSCLK图1SPI4.2接【I电路设计具体信号定义如下所示：TX_DATA[15:0]：发送数据，16bit位宽，burst方式传输数据，DDR工作模式（时钟上升沿和下降沿都采样）；TX.CTL：传输控制信号，高电平表示TX_DATA[15:0]传输的是控制信息，低电平表

7、示TX_DATA[15:0]传输的是数据；TX_CLK：发送时钟，随路，是发送数据的参考时钟。接受方向的信号定义与发送方向的信号定义完全相同，但是方向相反。3.FPGA的SPI4.2接口模块设计StratixII器件具有152个接收器和156个发送器通道，支持源同步信号进行高达lGbps的数据传送。它的内部含有DPA电路，能够不断地将输入数据和采样吋钟对齐，消除了时钟至通道和通道至通道偏移要求。它还集成了丰富的存储器资源、先进的锁相环(PLL)技术和双数据