读出电路噪声分析

读出电路噪声分析

ID:44659940

大小:282.75 KB

页数:6页

时间:2019-10-24

读出电路噪声分析_第1页
读出电路噪声分析_第2页
读出电路噪声分析_第3页
读出电路噪声分析_第4页
读出电路噪声分析_第5页
资源描述:

《读出电路噪声分析》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、读出电路噪声分析噪声是制约红外读出电路性能的主要因素之一,它限制了探测器对微小电流的识别能力。读出电路主要是由MOS管和MMOS工艺兼容的电容组成的,电容和MOS管都会产生噪声,其中电容的噪声是因为制造不均匀所产生空间阵列噪声,而MOS管的噪声是由于其固有特性引起的,并月•是读出电路中主要的噪声源。读出电路的噪声按产生机制来说主耍分为三大类:一是器件固有的噪声如热噪声和1/f噪声以及散粒噪声;二是山电路结构和工作方式引起的噪声,如KTC噪声和衬底噪声;三是制造谋差引起的空I'可噪声,如固定图形噪声。为了了解噪声的特性,需要对各种噪声的产生原因进行分析。1/f噪声1/f噪声乂叫闪烁噪声,

2、是MOS管的一种固有噪声。噪声的产生原因是MOS管是表面型器件,衬底和二氧化硅的接触而存在界而态和缺陷,由于这些界而态和缺陷能俘获载流了,使得表面电荷产生起伏,从而在栅极产生噪声电压。1/f噪声可以用串联在栅极的电压源来模拟,近似的噪声电压町以表示为:其中K是与工艺冇关的参数,Cg是单位面积氧化层电容,W和L是MOS竹宽度和冇效长度,f是频率。由上式可以知道1/f噪声与f成反比,故这种噪声在低频时比较突出,主要表现在20kHZ以下,所以1/f噪声也称为低频噪声。从噪声电压与WL的反比关系可以看出,耍减少If噪声的方法就是必须增加器件面积。PMOS晶体管输送空穴是在“埋沟”中,也就是在距

3、氧化物和硅界而有一定距离的地方,另一方而在CMOS电路屮PMOS管的宽长比一般比NMOS大,在采用工艺最短沟道氏度时,面积比NMOS管大,故PMOS晶体管的1/f噪声比NMOS晶体管的低,所以,用PMOS晶体管来代替NMOS品体管能降低电路的1/f噪声。固定图形噪声(FPN)由于半导体材料和制造工艺等原因,读出电路每个像素单元不可能完全一-样而会出现偏差,所以当输入相同的探测信号时,读出的结果也会不一致,称这种阵列电路所特有的空间噪声为固定图形噪声(FixedPatternNoise)o一般来说,材料和制造丄艺给像素电路带来的偏差表现为相同MOS管尺寸的不一致以及相同尺寸MOS管阈值电

4、压的不同。询者的偏差对于目询的高粹度集成电路加工工艺来说,一-般都比较小,其对噪声的影响也不大。但是阈值电压的偏差对于模拟电路性能的影响是比较严重的,尤其对于象红外焦平面阵列读出电路这样的微弱模拟信号处理电路来说更是如此。这是因为MOS管阈值电压的偏差可以1:1的转化为V&S的偏差,而Vgs又直接影响着MOS管的漏电流。在实际工作中,由阈值电压偏差引入的空间噪声比由入射辐射所输出的信号要大数百倍甚至更大。这种因阵列的非均匀性引入的空间噪声严重影响了焦平面阵列输出信号的动态范围,成为制约红外焦平而阵列提高性能的主耍瓶颈Z—。KTC噪声读出电路的另一•种主要噪声就是KTC噪声,它是由MOS

5、管和电容共同引起的。在读出电路屮,积分电容要通过复位管周期性的复位,当复位管导通时,其沟道电阻会产牛热噪芦,其效果会传输到电容上去,从而形成了KTC噪声。其噪声等效模型如图1所示:图1KTC噪声等效模型图中,Vr是复位管沟道电阻热噪声电压,R为MOS管沟道电阻,C为积分电容,可以得出从Vr到Vi,的传输函数为缢(s)=——VR1+sRC根据噪声传输原理,输出端噪声平方电压为V沪(沟)n2~4KTRl+4^-2/?2C2/2+l00KT0=~c~输出总的噪声功率表为:卜l+4^-2/e2C2/底4KTR由上式可以看出,KTC噪声的大小与积分电容的人小成反比,因此增人积分电容可以减小KTC

6、噪声电压。但积分电容增大又会增大电路的容性阻抗,使电路的充放电时间增加,从而降低了电路速度。同时需耍指出的是,KTC噪声本质上是一种热噪声,是MOS管沟道载流子随机运动产牛的电压波动产牛的,所以温度越高,KTC噪声越大。散粒噪声散粒噪声是和二极管或双极晶体管的电流波动联系在一起的。当载流子经过一个耗尽区时产牛的电流波动便产牛了噪声。MOS管工作在亚阈值区时,也存在因此,必须要有电流和势垒来产生散粒噪声。散粒噪声也建模为WGN(广义的高斯噪声),因为它具有()均值,门具冇非常宽的平带谱密度。如下图所示,散粒噪声通常由与直流电流i并联的一个电流源I(t)来表示,其谱密度正比于肓流电流i。S

7、l(f)=qi>V图4.6散粒噪声模型脉冲开关噪声读出电路有很多MOS开关,如行选管,复位管,以及列选管等。当这些开关开启和闭合时,会通过栅源或栅漏交叠电容将脉冲电平耦合到采样电容上。如图2所示图2电荷注入效应当CK为高电平吋,NMOS开关沟道会形成电子反型层,当开关闭合时,漏极电荷会被Vm吸收,而源极电荷会叠加到电容Ch上,在电容上形成一个高电平或者低电平跳变,从而引入了噪声。减小这种噪声的方法主要是采用互补开关悸如图3所示,其原理是电了和空

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。