基础性实验报告样本

基础性实验报告样本

ID:45579462

大小:516.16 KB

页数:27页

时间:2019-11-15

基础性实验报告样本_第1页
基础性实验报告样本_第2页
基础性实验报告样本_第3页
基础性实验报告样本_第4页
基础性实验报告样本_第5页
资源描述:

《基础性实验报告样本》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、k舫財俺丈曙学生实验报告学院:软件与通信工程学院课程名称:数字电路实验与设计专业班级:通信工程071姓名:万兰剑学号:0076048学生实验报告(一)学生姓名万乂佥学号0076048同组人:无实验项目数字电路实验基础知识、实验常用仪器仪表和数字电路实验箱的使用■必修□选修□演示性实验■验证性实验□操作性实验□综合性实验实验地点W105实验仪器台号指导教师廖汉程实验口期及节次9月18、25口,5-7节一、实验综述1、实验目的:(1)熟悉数字电路的基木常识。(2)熟悉使用数字屯路的常用仪器和数字屯路实验箱

2、。2、实验所用仪器及元器件:(1)数字电路实验箱(2)各种数字电路实验仪器3、实验原理:(1)各个实验仪器的使用和方法参考其实验仪器的说明书(2)实验仪器为基本是数字电路仪器,如信号发生器、示波器、万能表等等原理不相信版书。4、参考文献:(1)数字电路基础(数字部分第五版),康华光主编。(2)数字电路实验一休化教程,侯建军主编二、实验过程(实验步骤、记录.数据.分析)1、实验内容与完成情况:1、基本熟悉数字电路实验箱的几个部分,能熟练的使用各个部分的功能。2、能熟练使用信号发生器、示波器、万能表等数字

3、电路仪器。3、对于基本的数字电路原理有了初步的了解。2、出现的(已解决的)问题与解决办法:对于示波器的使用不是很擅长。从原理上分析示波器的功能的使用,了解示波器的各个按键的用处,多多使用和熟悉示波器的使用。在不太了解是应该多向同学和老师询问。3、未解决的问题与可能的解决方案:实验屮基本解决要求的问题,虽有问题单己向老师询问和解决。三、结论1、实验结果:熟悉了数字电路的基本原理、能熟练的使用各个数字电路仪器和实验箱、2、问题分析与讨论(包括思考题):对于实验箱上的各个部分我们应该灵活的使用,例如、二极管

4、指示灯部分我们可以用来测试信号的高还是底,开关部分可以用来产生单个脉冲信号等等。示波器的使用有点难度,我们应该多多使用熟能牛•巧。3、其他(包括实验体会、改进措施、创新与建议等):这次试验达到实验的要求,我熟悉了各种仪器和实验箱的使用,特别是示波器的使用冇了更深的了解,以前只是初略的使用示波器,通过这次试验基木上掌握了示波器的各个按键的使用。这次试验的主要目的是熟悉基本的数字电路知识和仪器,为以后的实验和学习做好铺垫。同时我也基本完成了这个冃标基本了解了这些基本知识。四.指导教师评语及成绩评语:成绩:

5、指导教师签名:廖汉程批阅日期:20年刀日学生实验报告(二)学生姓名万乂佥学号0076048同组人:无实验项目VHDL及QuartusII开发软件的使用■必修□选修□演示性实验■验证性实验□操作性实验□综合性实验实验地点实验仪器台号指导教师廖汉程实验日期及节次9月18、25H,5-7节一.实验综述1、实验目的:(1)初步掌握quartus软件的使用,以及有关于应用软件设计电路的方法以及步骤。(2)熟悉VHDL语言的语法,学会应用硬件语言设计电路。2、实验所用仪器及元器件:(1)微机3、实验原理:(1)Q

6、uartusII软件的使用。(2)VHDL4、参考文献:(1)《VHDL应用开发技术与工程实践》,求是科技编著,人民邮电出版社,2005.1(2)《可编程逻辑器件开发软件QuartusII》,郑亚民、董晓舟编著,国防工业出版社,2006二、实验过程(实验步骤、记录、数据、分析)1、实验内容与完成情况:启动Quartusl1可以看到主界而山四部分构成:工程导向窗口、状态窗口、信息窗口和用户区。图1.1、QuartusII基本界面(2)以半加器为例,利用向导,建立一个新项目。在F订e菜单中选择NewPro

7、jectWizard...选项启动项目向导。Stepl:如图1.2所示,分别指定创建工程的路径,工程名和顶层文件名。工程名和顶层文件可以一致也町以不同。一个工程中可以冇多个文件,但只能有一个顶层文件。这里我们将工程名取为:simple,顶层文件名取为adder示而两步分别是对EDA工具的设定和工程综述,都不作任何操作。点击Finish完成工程创新建一个VHDL文件。Hevfx"

8、-SOPCBuilderSystem

9、aE]DesignFiles卜AHDLFileBlockDiagram/Schemat

10、icFile

11、[•••EDIFFileStateMachineFilebSystemVerilogHDLFile・・TelScriptFile・VerilogHDLFileVHDLFileMemoryFilesHexadecimal(Intel-Format)FileMemoryInitializationFile-Verification/DebuggingFilesIn-SystemSourcesandProbesFileLogicAnalyzerI

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。