晶圆叠层3D封装中晶圆键合技术的应用

《晶圆叠层3D封装中晶圆键合技术的应用》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、团鬻星垦蚕垦蚤鲎曼耋型垦基万方数据塾菱夔查皇亟鱼晶圆叠层3D封装中晶圆键合技术的应用田芳(中国电子科技集团公司第二研究所，山西太原030024)摘要：论述了晶圆叠层3D封装中的典型工艺——晶圆键合技术．并从晶圆键合原理、工艺过程、键合方法、设备要求等方面对其进行了深入探讨；以期晶圆叠层3D封装能够应用到更加广泛的领域。关键词：晶圆叠层；3D封装；键合中图分类号：TN305．94文献标识码：A文章编号：1004—4507(2013)01—0005—04ApplicationofWaferBondingTechnologyinWaferonWafer3DPackage

2、TIANFang(No．2ResearchInstituteofCETC，Taiyuan030024，China)Abstract：Waferbondingtechnologyhasbediscussedwhichisthetypicaltechnologyofwaferonwafer3Dpackag．ArticlediscussedBondingprinciple，equipmentdemand，bondingprocessandmethod，etc．Waferonwafer3-Dpackagewillhavemoreapplicationinfuture．Ke

3、ywords：waferonwafer；3Dpackagebonding3D封装一般分为3种形式：叠层3D封装、芯片叠层3D封装(chiponchip，COC)和晶圆叠层3D封装(Waferonwafer，WOW)。叠层3D封装在欧洲，晶圆叠层3D封装在美国，芯片叠层3D封装在日本均有不同程度应用。芯片叠层的3D封装主要分为通用芯片3D封装和专用芯片3D封装。叠层3D封装技术是最早发展起来的3D技术，已有几十年的发展历史，收稿日期：2013．01．10而晶圆叠层的3D封装是近些年发展起来的新技术，能够更进一步地缩小芯片尺寸，因此是未来主要的发展趋势和方向。1晶圆叠

4、层3D封装结构1．1封装形式晶圆叠层3D封装的主要形式是将完成扩散匝■囫咽(总第216期)④塾菱堇查皇塑鱼璺星呈墓量基』呈耋墼呈錾囝万方数据的晶圆进行叠层、加工，完成封装。目前在叠层后有2种加工工艺，如图1所示。一种是将研磨得很薄的晶圆叠层、划片，形成小叠块，然后在小叠块侧面进行布线，实现各层之间的连接。目前这种工艺己达到实用水平。其叠层的LSI芯片以存储器为主。从结构上看，由于芯片之间的连接都要引到侧面实现互联，因此连接线稍长。另一种工艺是在完成扩散的晶圆厚度方向，形成直径在10¨m以下的微细孔，通过通孔导体实现不同层晶圆的互连。这种结构，是将完成扩散的晶圆研磨

5、得非常薄，逐层叠层，逐层形成通孔并实现层间连接。因此，在所有3D封装中，这种结构的连接线是最短的，并将会发展成3D封装的主要形式。将完成扩散的硅圆片叠层厂——————_L————]一J《霎垂鋈量日本东北大学图1晶圆叠层3D封装工艺示意1．2基于晶圆叠层3D封装的器件韩国三星电子有限公司已经制造出采用TSV工艺的晶圆级3D全DRAM叠层式存储器封装，位于铝衬底内以避免因重新分层造成性能下降。包括用于2G位高密度存储器的4个512M位双倍速率(DDR2)DRAM芯片，这些DRAM堆叠起来，与TSV互联，构成4G字节双列直插式存储器模块。美国Tezzaron公司推出的F

6、aStack晶圆叠层技术，可以实现在一个薄的3D封装内将传感器、信号调理、存储器以及处理器芯片叠层放置，如图2所示。日本AkitaElpida存储器公司称其开发出了世界上密度最大的MCP模块，在一个1．4iniil厚的封装之内有20个裸片叠层。为此，该公司将单个裸片限制到30nm厚，开发了处理如此薄裸片的设备，并使用40斗m低环路引线键合工艺。国·专体存储器·Irvine传感器传感器阵列模数转换电路Flash存储器DRAM存储器处理器图2Tezzaron公司的不同功能电路芯片晶圆叠层2晶圆叠层3D封装中的晶圆键合技术应用2．1键合目的及原理所有3D封装面临的共同难

7、题是构建正确的互连技术。一种比较有效的解决晶圆叠层3D封装互连问题的方案就是晶圆键合。晶圆键合一般采用对准晶圆键合技术。对准晶圆键合技术是一种晶圆到晶圆的3D互连技术。晶圆首先被面对面或者背对背对准并键合在团鞠蠹巴翥≮玉型竖蠢毳慝撼万方数据封装技术与设备■昌口塑塑豳塑塑塑塑鳗耋塑豳塑豳塑豳塾菱堇查皇塑鱼一起，之后进行减薄和制作互连。可以继续重复这一过程，将其它晶圆继续对准、键合、减薄和制作晶圆内互连。由于不用转移减薄后的晶圆，这种方法不需要在运送晶圆时进行特殊考虑。大部分的3D封装应用都需要2～3层晶圆。对准晶圆键合技术使得不同种类的功能模块可以叠层集成在一起，例

8、如将逻辑电