verilog矩阵键盘

verilog矩阵键盘

ID:47052328

大小:96.53 KB

页数:12页

时间:2019-07-10

verilog矩阵键盘_第1页
verilog矩阵键盘_第2页
verilog矩阵键盘_第3页
verilog矩阵键盘_第4页
verilog矩阵键盘_第5页
资源描述:

《verilog矩阵键盘》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、标准文档二、矩阵键盘显示电路设计(显示键盘值的平方)矩阵键盘显示电路的设计一、实验目的1、了解普通4×4键盘扫描的原理。2、进一步加深七段码管显示过程的理解。3、了解对输入/输出端口的定义方法。二、实验原理实现键盘有两种方案:一是采用现有的一些芯片实现键盘扫描;再就是用软件实现键盘扫描。作为一个嵌入系统设计人员,总是会关心产品成本。目前有很多芯片可以用来实现键盘扫描,但是键盘扫描的软件实现方法有助于缩减一个系统的重复开发成本,且只需要很少的CPU开销。嵌入式控制器的功能能强,可能充分利用这一资源,这里就介绍一下软键盘的实现方案。图10-1简单键盘电路通常在一个键盘中使用了

2、一个瞬时接触开关,并且用如图10-1所示的简单电路,微处理器可以容易地检测到闭合。当开关打开时,通过处理器的I/O口的一个上拉电阻提供逻辑1;当开关闭合时,处理器的/IO口实用文案标准文档的输入将被拉低得到逻辑0。可遗憾的是,开关并不完善,因为当它们被按下或者被释放时,并不能够产生一个明确的1或者0。尽管触点可能看起来稳定而且很快地闭合,但与微处理器快速的运行速度相比,这种动作是比较慢的。当触点闭合时,其弹起就像一个球。弹起效果将产生如图10-2所示的好几个脉冲。弹起的持续时间通常将维持在5ms∼30ms之间。如果需要多个键,则可以将每个开关连接到微处理器上它自己的输入端

3、口。然而,当开关的数目增加时,这种方法将很快使用完所有的输入端口。图10-2按键抖动键盘上阵列这些开关最有效的方法(当需要5个以上的键时)就形成了一个如图10-3所示的二维矩阵。当行和列的数目一样多时,也就是方型的矩阵,将产生一个最优化的布列方式(I/O端被连接的时候),一个瞬时接触开关(按钮)放置在每一行与线一列的交叉点。矩阵所需的键的数目显然根据应用程序而不同。每一行由一个输出端口的一位驱动,而每一列由一个电阻器上拉且供给输入端口一位。实用文案标准文档图10-3矩阵键盘键盘扫描的实现过程如下:对于4×4键盘,通常连接为4行、4列,因此要识别按键,只需要知道是哪一行和哪

4、一列即可,为了完成这一识别过程,我们的思想是,首先固定输出4行为高电平,然后输出4列为低电平,在读入输出的4行的值,通常高电平会被低电平拉低,如果读入的4行均为高电平,那么肯定没有按键按下,否则,如果读入的4行有一位为低电平,那么对应的该行肯定有一个按键按下,这样便可以获取到按键的行值。同理,获取列值也是如此,先输出4列为高电平,然后在输出4行为低电平,再读入列值,如果其中有哪一位为低电平,那么肯定对应的那一列有按键按下。获取到行值和列值以后,组合成一个8位的数据,根据实现不同的编码在对每个按键进行匹配,找到键值后在7段码管显示。三、实验内容本实验要求完成的任务是通过编程

5、实现对4X4矩阵键盘按下键的键值的读取,并在数码管上完成一定功能(如移动等)的显示。按键盘的定义,按下“*”键则在数码管是显示“E”键值。按下“#”键在数码管上显示“F”键值。其它的键则按键盘上的标识进行显示。在此实验中数码管与FPGA的连接电路和管脚连接在以前的实验中都做了详细说明,这里不在赘述。本实验箱上的4X4矩阵键盘的电路原理如图10-4所示。与FPGA的管脚连接如表10-1所示。实用文案标准文档图10-44X4矩阵键盘电路原理图表10-14X4矩阵键与FPGA的管脚连接表信号名称对应FPGA管脚名说明KEY-C0B8矩阵键盘的第1列选择KEY-C1A9矩阵键盘的

6、第2列选择KEY-C2B9矩阵键盘的第3列选择KEY-C3E5矩阵键盘的第4列选择KEY-R0B6矩阵键盘的第1行选择KEY-R1A7矩阵键盘的第2行选择KEY-R2B7矩阵键盘的第3行选择KEY-R3A8矩阵键盘的第4行选择四、实验步骤1、打开QUARTUSII软件,新建一个工程。2、建完工程之后,再新建一个VHDLFile,打开VHDL编辑器对话框。3、按照实验原理和自己的想法,在VHDL编辑窗口编写VHDL程序,用户可参照光盘中提供的示例程序。4、编写完VHDL程序后,保存起来。方法同实验一。5、对自己编写的VHDL程序进行编译并仿真,对程序的错误进行修改。实用文案

7、标准文档6、编译仿真无误后,依照4X4矩阵键、数码管与FPGA的管脚连接表(表或参照附录)进行管脚分配。表10-2是示例程序的管脚分配表。分配完成后,再进行全编译一次,以使管脚分配生效。端口名使用模块信号对应FPGA管脚说明CLK数字信号源C13时钟为1KHZKR04*4矩阵键盘R0B6矩阵键盘行信号KR14*4矩阵键盘R1A7KR24*4矩阵键盘R2B7KR34*4矩阵键盘R3A8KC04*4矩阵键盘C0B8矩阵键盘列信号KC14*4矩阵键盘C1A9表10-2端口管脚分配表KC24*4矩阵键盘C2B9矩阵键盘列信号KC34*

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。