2008数字逻辑设计基础考试题

《2008数字逻辑设计基础考试题》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、系名____________班级____________姓名____________学号____________密封线内不答题成都信息工程学院考试试卷2007——2008学年第二学期课程名称：数字逻辑设计基础使用班级：电子类06级本科各班试卷形式：开卷闭卷√．试题一二三四五六七八九十总分得分一填空题（12分，每空1分）1、(10000010)2=(_1x2^7+1x2^1=128______)10=（_000100101011__）余3BCD。分析：余3码=8421BCD码+3（即0011）2、常用的可靠性代码有____格雷码_________码和___奇偶校验码____

2、__码。3、时序逻辑电路是由__逻辑门电路_______电路和__触发器__电路组成。4、根据存取功能不同，半导体存储器分为只读存储器(ROM)和_随机存取存储器(RAM)两大类。5、A/D转换器用以将输入的_模拟信号__转换成与之成正比的_数字信号___。6、可编程逻辑器件常用的两种主流硬件描述语言是_CPLD___、_FPGA___。二单项选择题（20分，每小题4分）1、已知逻辑函数，它的反演式为（）。A.B.C.D.——第7页——系名____________班级____________姓名____________学号____________密封线内不答题1、已知逻辑

3、函数，则它的最简与或表示式（）A.B.C.D.3、已知逻辑函数，则它的最大项表示式（A）A.B.C.D.4、已知逻辑函数，当B、C、D取值为1、1、0时，逻辑函数值为（）A.B.C.D.5、已知逻辑函数则（）A.B.C.D.三、简答题（36分，每小题6分）1、简述如图3-1所示电路的工作原理及用途。三态门可构成的单向数据总线（p94）图3-1——第7页——系名____________班级____________姓名____________学号____________密封线内不答题1、先将如图3-2所示555定时器芯片构成一个施密特触发器后，取电源电压VCC=6V，再画出该

4、施密特触发器输入三角波形对应的输出波形。图3-2答：=0时，数据选择器工作；=1时，数据选择器被禁止，不工作。Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7=ST(m0+m1+m2D+m3D+m4D+m5+m6+m7D)2、由CT74LS151数据选择器和非门组成的逻辑电路如图3-3所示，①简述数据选择器端的作用；②给出输出逻辑函数的最小项表达式。图3-3——第7页——系名____________班级____________姓名____________学号_________

5、___密封线内不答题1、CT74LS163是几进制计数器？试分析由CT74LS163构成如图3-4所示电路为模几计数器。（1）16进制计数器（2）S0~S7，摸8计数器图3-42、先将图3-5中的JK触发器构成T¢触发器后，再画出时钟脉冲作用下，T¢触发器输出端Q的波形。图3-53、将含有约束项的逻辑函数用卡诺图法化简为最简与—或式。——第7页——系名____________班级____________姓名____________学号____________密封线内不答题四、（14分）组合逻辑电路设计1、用与非门设计一个数值范围判别电路。设电路输入A、B、C、D为表示1位

6、十进制数X的8421BCD码，当4≤X≤8时，电路的输出Y为1；否则Y为0。要求列出真值表，用卡诺图法化简，画出逻辑图（10分）。2、用VHDL语言描述一个8位的全加器。（4分）——第7页——系名____________班级____________姓名____________学号____________密封线内不答题五（18分）时序逻辑电路设计1、根据所给状态图，用边沿JK触发器和与非门设计一个能够自启动的同步模7计数器，要求写出设计全过程（列出状态转移真值表，画出次态和输出函数的卡诺图，给出输出方程、状态方程和驱动方程，检查自启动，画出完整的时序逻辑电路图）（10分）。

7、2、请给出10进制计数器的VHDL描述（4分）——第7页——系名____________班级____________姓名____________学号____________密封线内不答题——第7页——