Verilog数字系统设计教程-总结.pdf

Verilog数字系统设计教程-总结.pdf

ID:47995344

大小:179.54 KB

页数:11页

时间:2020-01-11

Verilog数字系统设计教程-总结.pdf_第1页
Verilog数字系统设计教程-总结.pdf_第2页
Verilog数字系统设计教程-总结.pdf_第3页
Verilog数字系统设计教程-总结.pdf_第4页
Verilog数字系统设计教程-总结.pdf_第5页
资源描述:

《Verilog数字系统设计教程-总结.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、Verilogහਁᔮᕹᦡᦇරᑕ1.ཛྷࣘጱᕮ຅ইӥԅӞӻཛྷࣘդᎱᐏғդᎱ11moduleand_logic(a,b,c);2inputa,b;3outputc;45assignc=a&b;6endmodule௛๶᧔verilogᑕଧդᎱٖࣘཛྷ޾҂ᤈ1ᎱդইҁԎਧݗᒒጱࣘཛྷғړ᮱ӷೡ۱਻ҁ2-5ᤈ҂̶1.1ཛྷࣘጱᒒݗਧԎཛྷࣘጱᒒݗ्กԧཛྷࣘጱᬌفᬌڊᒒݗٌ໒ୗইӥғդᎱ21moduleཛྷࣘݗ2ݗ1ݗ(3....)ҔࣁդᎱ1Ӿᒫ1ᤈܨ्กԧཛྷࣘጱᒒݗྌᐿොဩଚӧᚆፗളਧԎڊཛྷࣘᒒݗמݩԅᬌفᬮฎᬌڊ̶ݢզአইӥӞ๵᧍ݙܨݢਧԎڊᒒݗਠෆጱᬌف̵ᬌڊᔄ̶ࣳդᎱ31moduleand_

2、logic(2inputa,3inputb,4outputc5);ཛྷٌࣘᤩզݢ՜դᎱ୚አ୚አཛྷࣘํইӥӷᐿොဩғࣁ୚አ෸ટߵೲᆙཛྷࣘਧԎጱᒒݗᶲଧ๶ᬳളӧአຽกܻཛྷࣘਧԎ෸ᥢਧጱᒒݗইғդᎱ41my_and_logicand_logic(input_a,input_b,output_c);ࣁ୚አ෸አ“.”ᒧݩຽกܻཛྷࣘฎਧԎ෸ᥢਧጱᒒݗ̶ᬯ໏ጱঅ॒ฎݢզአᒒݗӨᤩ୚አཛྷࣘጱᒒݗፘ੒ଫᘒӧ஠Ӹ໒ೲᒒݗᶲଧ੒ଫ൉ṛԧᑕଧጱݢ᧛௔޾ݢᑏ༙௔̶ইғդᎱ51my_and_logicand_logic(2.a(input_a),3.c(output_c),4.b(input_b)5);1

3、.2ཛྷࣘጱٖ਻ཛྷࣘጱٖ਻᮱ړ۱ೡғI/O޾ٖ᮱מݩ्ก޾ۑᚆਧԎ1.2.1I/O्กI/O्กইդᎱ1Ӿጱ2̵3ᤈᧆ्กԞݢفཛྷࣘᒒݗਧԎ᮱ړইդᎱ3ಅᐏ໒ୗ̶I/Oᔄࣳํӣᐿғᬌفݗғinput्ก໒ୗғinput[מݩ਼-1:0]ᒒݗ1Ҕ୮ဌํ्ก“[מݩ਼-1:0]”᮱ړ෸ἕᦊמݩ਼ฎ1̶ᬌڊݗғoutput्ก໒ୗғoutput[מݩ਼-1:0]ᒒݗ1Ҕ୮ဌํ्ก“[מݩ਼-1:0]”᮱ړ෸ἕᦊמݩ਼ฎ1̶ᬌف/ᬌڊݗғinout्ก໒ୗғoutput[מݩ਼-1:0]ᒒݗ1Ҕ୮ဌํ्ก“[מݩ਼-1:0]”᮱ړ෸ἕᦊמݩ਼ฎ1̶1.2.2ۑᚆਧԎཛྷࣘӾ๋᯿ᥝጱ᮱ړฎ

4、᭦ᬋۑᚆਧԎํӣᐿොဩݢզࣁཛྷࣘӾԾኞ᭦ᬋғ1.አ“assign”्ก᧍ݙইդᎱ1Ӿጱᒫ5ᤈ̶2.አਫܻկইғand#2ul(q,a,b);3.አ“always"ࣘইդᎱ61always@(posedgeclkorposedgeclr)2begin3if(clr)4q<=0;5elseif(en)6q<=d;7end᯻አ”assign“᧍ݢԞᬋ᭦ᕟᬿൈԭአզݢ෬ݙ᧍”always”ᘒ̶Ӟԏဩොጱአଉ๋ᬋ᭦ᕟᬿൈฎݙզൈᬿ෸ଧ᭦ᬋ̶2.හഝᔄٌࣳ݊ଉᰁ޾ݒᰁ2.1ଉᰁᑕଧᬩᤈᬦᑕӾݒදᤩᚆӧ؀ٌጱᰁᑍԅଉᰁଉᥠጱํහਁ޾݇හࣳଉᰁ̶2.1.1හਁ1.ෆහԫᬰګෆහҁb౲B҂܈ᬰ

5、ګෆහҁd౲D҂܈مᬰګෆහҁh౲H҂كᬰګෆහҁo౲O҂ᤒᬡොୗғ<਼>'<ᬰګ><හਁ>ই8'b11110000̶୮හਁᬦᳩጱ෸ײݢզႲےӥښᕚ๶ݢےीզਁහ୏ۆړ᧛௔̶ই8'b1111_0000̶2.x޾z؀හਁኪ᪠ӾxդᤒӧਧٟզݢฎୗොᬡᤒᐿӞํᬮz̶؀ᴥṛᤒդz؀“Ҙ”4'b10x0//਼ԅ4ጱԫᬰګහ՗හᒫ2ԅӧਧ؀4‘b101z//਼ԅ4ጱԫᬰګහ՗හᒫ1ԅṛᴥ؀12’dz//਼ԅ12ጱ܈ᬰ؀ᴥṛԅ؀ٌහګҁᒫ1ᐿᤒᬡොୗ҂12‘dҘ//਼ԅ12ጱ܈ᬰ؀ᴥṛԅ؀ٌහګҁᒫ1ᐿᤒᬡොୗ)8'h4x//਼ԅ8ጱ܈مᬰګහٌᒫࢥԅӧਧ؀3.ᨮහහਁݢզᤩਧԎԅᨮහݝ

6、ᵱᥝࣁ਼ᤒᬡୗڹےӞӻٺݩ̶ইғ-8’d52.2.2݇හࣳአ“parameter”๶ਧԎ݇හࣳଉᰁᧆଉᰁଉአ᧍ਧԎقੴ݇හই୊᬴෸ᳵ޾ݒᰁ਼ଶ̶ࣁդᎱ๋؀ጱᩙٌᕳᤒդᰁݒᧆአݢӾݙ᧍ԏ؀ᩙٌᕳଚᰁݒࣳහ݇ᧆԎਧᶎڹጱय़ੜ̶ᬯ໏ࣁᑏ༙դᎱ෸ीےԧդᎱጱݢᑏ༙௔̶դᎱ71parameterWIDTH=32;2reg[WIDTH-1:0]bus1;2.2ݒᰁݒࣳger޾ᰁݒࣳeriwํጱአଉ๋Ӿgolirevࣁᰁጱݒදզݢ؀ٌӾᑕᬦᤈᬩଧᑕᐿӞฎᰁݒᰁ̶2.2.1wireݒᰁwireࣳහഝଉአ๶ᤒᐏአզassignىᲫਁ೰ਧጱᕟ᭦ᬋמݩ̶verilogᑕଧཛྷࣘӾᬌف̵ᬌڊמݩᔄࣳἕ

7、ᦊԅwire̶ࣳwireࣳزਫ౲ݙ᧍”assign”አզݢԞفᬌጱୗᑕොձአզݢݩמկጱᬌڊ̶ਧԎ໒ୗইӥғ1wire[n-1:0]name_1,name_2,name_3,...name_i;2.2.2regݒᰁregࣳහഝԅੀਂ࢏හഝᔄࣳੀਂ࢏ฎහഝਂؙਂ࢏ਂੀݒදզݢ࢏ਂੀᕳ؀ᩙᬦ᭗زܔ᨝ುጱؙጱ؀ᨮᩙզݢԞ؀ྋᩙզݢᰁݒࣳger̶x؀ਧӧԅ؀তڡᦊἕᰁݒࣳᔄger̶؀୮ӞӻregࣳහഝฎӞӻᤒᬡୗӾጱ඙හ෸ਙጱ؀ᤩ୮෫ᒧݩහܨྋ؀̶regᔄࣳහഝଉአ๶ᤒᐏ“always”ཛྷࣘ؀ᩙᤩٖࣘཛྷ”alw

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。