数字电子技术期末总结.ppt

《数字电子技术期末总结.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、总结组合逻辑电路时序逻辑电路1.特点,分析,设计,2.常用功能器件:定义,功能,集成芯片应用编码器,译码器,数据选择器,数据分配器,比较器,加法器1.特点,分析,设计,2.常用功能器件:定义,功能,集成芯片应用计数器,寄存器门电路构成触发器电路构成简化:逻辑代数基本定律和恒等式===组合逻辑电路的分析步骤：组合逻辑电路分析方法1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。例分析逻

2、辑电路的功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。1、逻辑抽象（约定）：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式一、组合逻辑电路的设计步骤根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。

3、组合逻辑电路的设计例试用与非门设计一个组合逻辑电路，它接收一位8421BCD码B3、B2、B1、B0，仅当2＜B3B2B1B0＜7时，输出Y才为1。用译码器实现逻辑函数的步骤1.写出逻辑函数的最小项和的形式；2.将逻辑函数的最小项和的表达式变换成与非与非式；3.画出接线图。4.如果函数为4变量函数，用3/8线译码器实现，则需先用两片3/8线译码器扩展成4/16线译码器，在此基础上进行以上步骤。例1试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。=m3+m5+m6+m

4、7=用一片74138加一个与非门就可实现该逻辑函数。利用8选1数据选择器组成函数产生器的一般步骤a、将函数变换成最小项表达式b、使器件处于使能状态c、地址信号S2、S1、S0作为函数的输入变量d、处理数据输入D0~D7信号电平。逻辑表达式中有mi,则相应Di=1，其他的数据输入端均为0。要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数相同，将变量与数据选择器的地址输入端一一对应即可。如果要实现的逻辑函数中的变量个数与数据选择器的地址输入端的个数不同，不能用前述的简单办法。应分离出多余的变量，把它们

5、加到适当的数据输入端。例2试用8选1数据选择器74X151实现单输出组合逻辑函数解法一：其中：S2=A,S1=B,S0=C比较Y与L，当D5=D7=1,D0=D1=D2=D4=0时Y=L一.不同逻辑功能的触发器国际逻辑符号D触发器JK触发器T触发器RS触发器D触发器1.特性表QnDQn+10000111001112.特性方程Qn+1=D3.状态图3.状态转换图翻转10011111置111010011置000011100状态不变01010000说明Qn+1QnKJ1.特性表2.特性方程JK触发器T触发器特性方

6、程状态转换图特性表011101110000T逻辑符号T′触发器国际逻辑符号特性方程时钟脉冲每作用一次，触发器翻转一次。时序逻辑电路分析的一般步骤:1.观察电路的结构，确定电路是同步时序逻辑电路还是异步时序逻辑电路，是米里型电路还是莫尔型电路。４.确定电路的逻辑功能.3.列出状态转换表或画出状态图和波形图；2.根据给定的时序电路图,写出下列各逻辑方程式：(1)写出各触发器的时钟方程。(2)写出时序逻辑电路的输出方程。(3)写出各触发器的驱动方程。(4)将各触发器的驱动方程代入其特性方程，求得各触发器的次态方程

7、.例1试分析如图所示时序电路的逻辑功能。二.同步时序逻辑电路分析举例电路是由两个T触发器组成的同步米里型时序电路。解：(1)观察电路的结构（一）米里型同步时序逻辑电路的分析(2)根据电路列出三个方程组激励方程组:T0=AT1=AQ0输出方程组:Y=AQ1Q0将激励方程组代入T触发器的特性方程得状态方程组(3)根据状态方程组和输出方程列出状态表Y=AQ1Q000/111/01111/010/01010/001/00101/000/000A=1A=0(4)画出状态图00/111/01111/010/01010/

8、001/00101/000/000A=1A=000/111/01111/010/01010/001/00101/000/000A=1A=0(5)画出时序图(6)逻辑功能分析观察状态图和时序图可知，电路是一个由信号A控制的可控二进制计数器。当A=0时停止计数，电路状态保持不变；当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到11状态，Y输出1，且电路状态将在下一个CP上升沿回到00。输出信号Y的下降沿可用于