张晨曦全套配套课件计算机系统结构试题1.doc

《张晨曦全套配套课件计算机系统结构试题1.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机系统结构姓名：学号：一、简答题（每小题10分，共20分）1．简述使用物理地址进行DMA存在的问题，及其解决办法。2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。二、（60分）现有如下表达式：Y＝a×X其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。1．请写出实现该表达式的MIPS代码。2．假设指令的平均执行时钟周期数为5，计算机的主频为500MHz，请计算上述MIPS代码（非流水化实现）的执行时间。3．将上述MIPS代

2、码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。4．根据3的结果说明流水线相关对CPU性能的影响。三、（20分）请分析I/O对于性能的影响有多大？假设：1．I/O操作按照页面方式进行，每页大小为16KB，Cache块大小为64B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。2．Cache中

3、95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。