微机原理 第10章 并行接口芯片8255.ppt

微机原理 第10章 并行接口芯片8255.ppt

ID:51591844

大小:364.50 KB

页数:44页

时间:2020-03-24

微机原理 第10章 并行接口芯片8255.ppt_第1页
微机原理 第10章 并行接口芯片8255.ppt_第2页
微机原理 第10章 并行接口芯片8255.ppt_第3页
微机原理 第10章 并行接口芯片8255.ppt_第4页
微机原理 第10章 并行接口芯片8255.ppt_第5页
资源描述:

《微机原理 第10章 并行接口芯片8255.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第10章并行接口芯片825510.1可编程的并行接口芯片8255A-5的结构10.2方式选择10.3方式0的功能10.4方式1的功能10.5方式2的功能10.68255应用举例概述并行接口:实现并行通信的接口就是并行接口,是在多根数据线上,以字节/字为单位与I/O设备交换数据计算机与外设交换信息的过程中:并行通信:多位数据通过多条数据线同时传送。串行通信:多位数据通过同一条数据线按位传送。并行通信就是把一个字符的各数位用几条线同时进行传输。与串行通信(一位一位传输)相比,在相同传输率下,并行通信的信息实际传输速度快、信息率高。但并行通信比串行通信所用电缆多

2、,随着距离的增加,电缆的开销会成为突出的问题。所以,并行通信总是用在数据传输率要求较高,而传输距离较短的场合。一个并行接口可以设计为只用来作为输出接口,也可以只用来作为输入接口,此外,还可以把它设计成既作为输入又作为输出的接口。。在计算机内部数据是并行传送的。因此,并行接口电路相对简单,串行接口电路由于要进行串并行转换相对复杂。并行接口电路芯片常用的有两类:普通的8位锁存器及缓冲器可编程设置工作方式的并行接口并行接口连接外设的示意图CPU数据总线读出信号写入信号复位准备好中断请求地址译码地址控制寄存器输入缓冲寄存器输出缓冲寄存器状态寄存器片选A0A1输入设

3、备输出设备数据输入准备好数据输出准备好数据输入回答数据输出回答数据输入数据输出10.1可编程的并行输入/输出接口芯片8255A-5的结构它由以下几部分组成:1.数据端口A、B、C它有三个输入/输出端口:PortA、PortB和PortC。每一个端口都是8位,都可以选择作为输入或输出。2.A组和B组控制电路这是两组根据CPU的命令字控制8255A工作方式的电路。它们有控制寄存器,接受CPU输出的命令字,然后分别决定两组的工作方式,也可根据CPU的命令字对端口C的每一位实现按位“复位”或“置位”操作。8255A内部结构控制端口A和端口C的高4位。它根据CPU的

4、命令字决定A组的工作方式及对C口的每一位实现按位的“置位”或“复位”。8位双向三态缓冲器。它是8255A与系统数据总线的接口。接收来自系统总线的控制信号,以产生控制整个芯片工作的控制信号控制端口B和端口C的低4位。它根据CPU的命令字决定B组的工作方式及对C口的每一位实现按位的“置位”或“复位”端口A,B,C为输入输出端口,每个端口都是8位,可以选择作为输入或输出。但功能上有不同的特点。通常端口A,B作为输入输出的数据端口,C口作为控制或状态信息的端口3.数据总线缓冲器这是一个三态双向8位缓冲器,它是8255A与系统数据总线的接口。4.读/写和控制逻辑它与

5、CPU的地址总线中的A1、A0以及有关的控制信号()相连,由它控制把CPU的控制命令或输出数据送至相应的端口;也由它控制把外设的状态信息或输入数据通过相应的端口,送至CPU。5.控制信号功能(1)(ChipSelect)——选片信号,低电平有效,由它启动CPU与8255A之间的通信(2)——读信号,低电平有效。它控制8255A送出数据或状态信息至CPU。(3)—写信号,低电平有效。它控制把CPU输出的数据或命令信号写到8255A。(4)RESET——复位信号,高电平有效,它清除控制寄存器并置所有端口(A、B、C)为输入方式。6.端口寻址8255A中有三个输

6、入输出端口,另外,内部还有一个控制字寄存器,共有四个端口,要有两个输入端来加以选择,这两个输入端通常接到地址总线的最低两位A1和A0。(1)与外设一边相连的引脚①PA7~PA0:端口A数据线。②PB7~PB0:端口B数据线。③PC7~PC0:端口C数据线。(2)与CPU相连的引脚①D7~D0:双向数据线,与系统数据总线相连。CPU通过它向8255A发送命令、数据;8255A向CPU回送状态、数据。②CS:片选信号,低电平有效。由系统地址总线经地址译码器产生,是8255A芯片被选中的信号。只有信号有效,CPU才能对8255A进行读写。当为高电平时,切断CPU

7、与芯片的联系。③RD:读信号,低电平有效。与系统读控制线相连,当有效时,CPU可以从8255A中读取输入数据。④WR:写信号,低电平有效。与系统写控制线相连,当有效时,CPU可以向8255A写入控制字或数据,完成输出指令的功能。⑤A1、A0:端口选择信号。与系统地址总线低位相连,用来对8255A内部三个数据端口及一个控制端口寄存器进行寻址。⑥RESET:复位信号,高电平有效。与系统复位信号线,或自行设置的复位信号线相连。复位造成的结果是把所有内部寄存器清“0”,且三个数据端口被自动设置为输入端口。二.8255A引脚说明(3)电源和地线:Vcc和GND。82

8、55A的控制信号和传输动作的对应关系CSA1A0RDWR传输说明0

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。