集成电路导论 Lesson_2.ppt

《集成电路导论 Lesson_2.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Lesson2集成电路导论IntroductiontoIntegratedCircuits第2章半导体基本特性与晶体管工作原理集成电路导论IntroductiontoIntegratedCircuits2.3二极管2.3.1二极管的电流与电压特性2.3.2二极管工作时管内少数载流子的分布情况2.3.3扩散电容3二极管的电流与电压特性PN结二极管是一种最简单的半导体器件。二极管处于正向（P型区接正电压，N型区接负电压或者零电压）时，有正向电流从P区流向N区，电流大小与外加正电压呈指数关系。二极管处于反向（P型区接负电压

2、，N型区接正电压或者零电压）时，有反向电流从N区流向P区，但这个反向电流非常小，以至可以忽略。PN结二极管是一种单向导电器件！4二极管的电流与电压特性Is——饱和电流n——发射系数（用于描述空间电荷区中的产生复合效应，常规数值为1)。uDiD0DiD+uD—二极管工作时管内少数载流子的分布情况正向偏置：外电场驱动少数载流子离开空间电荷区方向偏置外电场驱动少数载流子向空间电荷区运动6NP正向偏置外电场NP反向偏置外电场扩散电容正向偏置时，由于外电场作用，将P（N）区多数载流子驱动越过空间电荷区注入N（P）区，形成过剩少

3、数载流子分布。体现为电容效应——扩散电容（其作用比PN结电容大得多）72.4双极型晶体管双极型晶体管简称三极管，由两个PN结组合构成。三极管的特点是具有电流放大作用。双极型晶体管由两种载流子（空穴与电子）同时参与导电。双极晶体管的两个PN结背靠背离得很近，实际上它们共用一层非常薄的半导体（基区）。双极型晶体管有两种类型：PNP型——基区为N型半导体NPN型——基区为P型半导体82.5场效应晶体管场效应晶体管（FieldEffectTransistor）包括结型场效应管（JunctionFET）金属-氧化物-半导体场效

4、应管（Metal-Oxide-SemiconductorFET）场效应管导电不同于双极型三极管，只有一种载流子参与导电（又称单极性晶体管）场效应晶体管通过电压改变内部电场，实现对载流子运动的控制，是一种电压控制型器件。9第3章集成电路中的器件结构集成电路导论IntroductiontoIntegratedCircuits本章教学内容3.1电学隔离的必要性和方法3.2二极管的结构3.3双极型晶体管的结构3.4MOS场效应晶体管的结构3.5电阻的结构3.6电容的结构3.7接触孔、通孔和互连线113.1电学隔离的必要性和方

5、法必要性：一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等器件，而且它们都是做在一个硅芯片上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时首先要考虑的问题。为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关的各元器件端口连接起来，以实现电路的功能。123.1电学隔离的必要性和方法电学隔离的方法：在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向PN结进行隔离；②采用氧化物

6、（二氧化硅）加以隔离。优点：能较好的实现直流隔离。缺点：增加芯片面积并引入附加的电容。133.1电学隔离的必要性和方法14153.2二极管的结构二极管的两个引出端（P端和N端）必须在芯片的上方引出，二极管须与芯片中其他元器件隔离。在P型衬底上外延生长得到一层很薄的N型外延层在指定区域进行P型杂质扩散，形成N型“岛”，同时形成PN结隔离区。在N型“岛”内形成P型区，P型区与N型外延层形成PN结。重掺杂形成N+区，得到与N型外延层的欧姆连接，由金属铝作为引出端。16二极管制作步骤和实际结构173.3双极型晶体管的结构18

7、在三极管下方形成一PN结，集电极与衬底隔离三极管之间的隔离19用氧化物（二氧化硅）把每一个三极管包围起来，将各个三极管在横向上相互隔离起来。采用掩埋层结构20氧化层隔离PN结环隔离先进双极型三极管工艺结构21OxideOxide3.4MOS场效应晶体管的结构第3章集成电路中的器件结构寄生MOS管23当两个MOS管之间存在金属走线，会形成寄生MOS管，一旦该管导通，将使电路工作出现混乱。厚场氧化层提高寄生管阈值电压24在MOS管之间生成厚氧化层，这样寄生管的阈值电压大大提高，一般比电源电压高出许多！从而保证寄生MOS管

8、永远不会导通，起到横向隔离作用。CMOS电路的结构一种既包含N沟MOS管又包含P沟的MOS管的电路成为互补型MOS电路（complementaryMOS）简称CMOS电路。为了使两种不同类型的MOS管做在同一个硅片衬底上，就先要在硅衬底上形成一N阱（N-well）或P阱（P-well）。25P阱CMOS芯片剖面示意图26N阱CMOS芯片剖面示意