基于ISA总线的PIO控制卡设计.pdf

《基于ISA总线的PIO控制卡设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、仪器仪表用户doi：10．3969／j．issn．1671—1041．2011．06．029基于ISA总线的PIO控制卡设计王志德。臧春华(南京航空航天大学电子信息工程学院，南京210016)摘要：介绍了基于ISA总线的PIO控制卡的硬件电路和软件设计，并给出了详细的设计方案。通过使用VHDL语言设计出逻辑控制电路，下载至PIO控制卡的CPLD芯片中，实现逻辑控制功能。射频仿真系统中的校准计算机通过ISA总线对PIO卡进行读写，达到控制校准接收机内部微波开关的目的。文章最后给出了该PIO卡的仿真波形和测试结果。关键词：ISA；PIO控制卡；CPLD中图分类号：T

2、P391文献标志码：BDesignofPIOcontrolcardbasedonISA-BusWANGZhi．de．ZANGChun．hua(InstituteofElectronicandInformationEngineering，NanjingUniversityofAeronauticsandAstronautics，Nanjing210016，China)Abstract：ThispaperdescribesthehardwareandsoftwaredesignofPIOcontrolcardwhichisbasedonISA-Bus，andgive

3、sadetaileddesign．TheDesignusesVHDL．ThelogiccontrolcircuitisdownloadedtotheCPLDPIOcontrollerchip，whichcanrealizethelogiccontrolfunctions．InRFSS，theRF-CalibrationcomputerreadsandwritesthePIOcardthroughtheISAbus，inordertocontrolmicrowaveswitchesinsidethecalibrationreceiver．Finally，gives

4、thesimulationwaveformsandtestresultsofthePIOcard．KeyWOrds：ISA；PIOcontroller；CPLDO引言PIO卡控制及数据传输使用到的总线信号及功能如表1在射频仿真系统中，校准计算机通过挂接在计算机内部所示。总线上的PIO卡来控制校准接收机内部的微波开关，使得校表IISA总线部分信号及功能描述准接收机可以选用不同的天线、不同的极化方式来接收天线信号名称信号说明阵列辐射的信号⋯。这种通过微波开关改变校准接收机接收BCLK系统时钟信号，频率为8MHz方式的方法，大大扩充了接收机的测试功能。本文主要对校准S

5、Al9一SAO地址信号，用于板卡的基址译码计算机中的PIO卡的硬件结构和工作原理进行讨论。并设计出SD0～SDl5l6位数据总线信号符合系统功能需求的基于ISA总线的PIO控制卡。该PIO控制BALE总线地址锁存信号卡已经成功应用于某研究所射频仿真实验的校准系统当中。RESET可以作为系统清零信号，高电平有效目前，工业系统总线中具有代表性的有ISA总线，PCI总一10WI／O写指令，低电平有效线和PXI总线，其中ISA总线因其产生的最早、应用接口简单一10RI／O读指令，低电平有效仍在许多对传输速度要求不是很高的场合被使用。在工控计一10CS16l6位I／0片选

6、信号，用于选定I／0操作算机应用中，人们经常利用ISA总线对外部设备进行控制。ISA总线的16位I／O读写时序，如图I所示。基于ISA总线的接口电路，其布线复杂度和布线要求远没有JlrZIPCI接口板高，并且能够提供16位IYO操作，对I／O的直接读——]厂—]厂—]写可以完全不考虑复杂的驱动程序和上位机程序。因此，／_—设计中的PIO卡采用ISA总线接口。×有效地址1IsA总线介绍——＼／r、ISA(IndustrialStandardArchitecture)总线又称AT总线，(×有效数据REDS加_sD1是在8位的XT总线基础上扩展而成的16位的总线体系结

7、订S∞-SD1×输出数据构。其最大带宽为16位(bit)，最高时钟频率为8MHz，最大传输率为16MB／s。图1ISA总线读／写时序欢迎订阅欢迎撰稿欢迎发布产品广告信息呈!!：!昼至Q!曼77口经验交流口2系统硬件设计准计算机的地址和数据，控制数据输出，返回接收到的数据。PIO控制卡的硬件电路主要包括：CPLD逻辑控制电路，根据数字系统设计的一般步骤，设计逻辑控制电路：驱动电路，JTAG下载电路。该系统的设计框图，如图2所示。1)采用VHDL语言实现图3中CPLD中各个功能模块，并且创建对应的逻辑符号；2)在图形设计文件中调用创建好的逻辑符号，根据各个模块之间的

8、关系进行连线，形成顶层图