基于FPGA的DDS多路信号源的设计-论文.pdf

《基于FPGA的DDS多路信号源的设计-论文.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、考索．探微课程教育研究CourseEducationResearch2014年6月中旬刊基于FPGA的DDS多路信号源的设计郑明杰魏丽英(长春工业大学人文信息学院吉林长春130000)【中图分类号】G64【文献标识码】A【文章编号】2O95—3089(2014)06—0232—01一2．频率控制字、引言美国学者J．Tiemev在1971年提出了以全数字技术，从相FCW：频率控制字，即相位增量。位出发直接合成波形的方法．即直接数字频率合成以往的直依据DDS方程：=KN，fo表示输出频率，e表示时钟频接频率合成器锁相环路法频率分辨率低、频率跳变慢，而DDS率，如果K=I，则D

2、DS输出最低频率，如果N足够大，DDS就具有频率分辨率高、频率转换快、输出相位连续、可产生各种调能够得到很细的频率间隔．所以要实现输出频率调节．只需要制信号等优点．DDS系统核心部分是波形相位到幅度转换，该改变K．由上位机下发FCW．从而达到频率的控制调节部分限制了系统的最大运行速度．也耗用了其大部分的功率3．相位累加器相位到幅度的转换方法主要有三种：相位累加器是由FPGA中32位加法器和32位寄存器级1．基于ROM查询表利用三角函数和三角恒等式的象限联构成，到来一个时钟脉冲，加法器就将频率控制字K和寄存对称性，只储存周期的波形，压缩波表中的数据，此方法能进行器输出的累加

3、相位数据相加．然后把相加的结果送至寄存器数一定的数据压缩，但在高频率分辨率的要求下，仍占用较大内据输入端。如此循环．当相位累加器满量程时则产生一次溢出，存，而生成的波形在一周期内也有一定的相位差。完成一个周期．同时将输出的32位二进制中的高8住数据输2．计算方法泰勒级数和坐标旋转数字计算方法是该方法出．作为波形存储器的寻址地址的两个代表，由于有大量的算法，系统有比较复杂的硬件结构。4．波形存储器的实现3．初值假设和校正方法先用数字硬件产生初始估计值，然波形采样点值通过MATLAB程序将波形数据写入后缀后采用直线逼近、抛物线逼近等方法，对实际值和估计值之差为coe的文件．然

4、后定制FPGA内部集成IPcore实现波形存进行校正．但两者之间仍存在一定的误差由于DDS内部数储器的功能模转换器和波形存储器工作速度的限制还有采用的全数字结5．D／A转换器构。使得DDS输出信号的频带范围有限，输出杂散大选用16位分辨率的高精度AD768AR可得到14位的量本设计中．以FPGA为信号源主控芯片．利用DDS技术实化精度。现输出多路信号源的设计该信号源具有同时输出32路模拟信号的功能，具有输出正弦波、三角波、锯齿波还有矩形波的功嚣匠勰瓣巍—上_-{卜能．输出频率从1Hz到1．9kHz连续可调．输出幅值从一2．5v赫群《德i巷一l瞧滤a女I豁麟赫畦到+2．5v

5、连续可调．信号幅值精度为0．0625％该信号源能作霸一誊下塞鲤为存储测试系统自捡时的信号输人．以此检测目标设备的工作状态和各性能指标．为目标设备正常工作提供依据。二、DDS信号源方案设计信号源的控制命令从上位机下发至主控卡，由主控卡通过背板转发命令至信号源模块信号源模块经LVDS总线实现命令的串并转换后．传输到FPGA解码控制命令．以实现板级控制麓图3D／A转换电路6．低通滤波器采用压控电压源式滤波电路．由两级R．C滤波电路以及同相比例放大电路组成二阶巴特沃斯低通滤波器。图1DDS信号源原理图1．DDS的FPGA实现+FPGA实现l⋯⋯⋯⋯～7{{l：i；ll}l频率控制

6、叫{嚣liR管MIi_i警骨l'lu图5滤波器电路三、结论；{{li{：实现了同时输出32路多路信号源的功能，信号的频率、幅一薯■一—度可通过上位机软件由用户设定，当输出需求改变时，只要改变存储波形信息的R．OM数据．就可以灵活实现任意波形的多图2DDS原理框图路信号。·232．