资源描述：
《基于FPGA的DDS波形发生器的设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、(自然科学版)JournalofHefeiUniversity(NaturalSciences)2007年5月第17卷第2期May2007Vo.l17No.2基于FPGA的DDS波形发生器的设计与实现宋寅(北京师范大学信息科学与技术学院,北京100875)摘要:介绍了DDS的电路结构及工作原理,并对各组成部分进行了理论分析,重点介绍了电路设计方法,并利用硬件描述语言VHDL实现,最后利用FLEX器件实现了DDS电路,给出了FPGA设计的仿真和实验.关键词:直接数字频率合成(DDS);现场可编程门阵列(FPGA);VHDL;
2、仿真中图分类号:TN92文献标识码:A文章编号:1673-162X(2007)02-0063-04随着数字技术和器件水平的提高,一种新的频率合成技术直接数字频率合成(DirectDigitalFrequencySynthesis简称DDS或DDFS)得到了飞速的发展.它是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术,它突破了前两代频率合成法的原理,从相位!的概念出发进行频率合成,这种方法不仅可以产生不同频率的正弦波、方波、三角波,而且可以控制波形的初始相位,还可以用DDS方法产生任意波形.DDS现已广泛应用于接收机本振、信号发生器、仪器、通信系统、雷达系统等,尤其适
3、合于跳频无线通信系统.1DDS电路结构及工作原理目前使用最广泛的一种DDS方式是利用高速存储器作查找表,然后通过高速DAC输出已经用数字形式存入的任意波形.DDS基于全数字技术,它是由基准时钟源、相位累加器、只读存储器、数模转换器和低通滤波器组成的频率合成器.本文利用FPGA设计一个频率和相位均可控制的具有正弦波、方波、三角波输出的直接数字频率合成器(DDS).DDS的核心模块相位累加器可通过VHDL语言自行设计,波形存储器调用quartusII软件的定制ROM来实现.波形ROM的初始化mif文件可通过C语言编写生成.DDS的原理框图如图1所示.图1DDS的原理框图其中K为频率控制字,
4、fs为时钟频率,相位累加器的字长为N(N=8),ROM1,ROM2,ROM3的数据位及D/A转换器的字长均为D(D=8).相位累加器在时钟fs的控制下以步长K作累加,输出N位二进制码作为波形ROM的地址,对波形ROM进行寻址,波形ROM输出的幅码S(n),经D/A转换器(DAC)变成阶梯波S(t),再经低通滤波器(LPF)平滑后就可以得到合成的信号波形了.多路选择器可以选择相应的正弦波、方波、三角波.合成的信号波形形状取决于波形ROM中存放的幅码,因此用DDS技术可以产生任意波形.2基于FPGA的DDS设计2.1相位累加器如图2所示,相位累加器由N位加法器与N位寄存器构成.每来一个时
5、钟脉冲fs,累加收稿日期:2007-02-27作者简介:宋寅(1986),男,安徽巢湖人,北京师范大学信息科学与技术学院2003级学生.64合肥学院学报(自然科学版)第17卷器将频率控制字K与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端.寄存器将累加器在上一个时钟作用后所产生的相位数据反馈到累加器的输入端;以使累加器在下一个时钟作用下继续与频率控制字进行相加.这样,相位累加器在时钟的作用下,进行相位累加,当相位累加器累加满量时就会产生一次溢出,完成一个周期性的动作,这个周期也就是DDS信号的一个频率周期.图2相位累加器在quartusII编译环境中,设计的累加
6、器和寄存器模块分别如图3和图4所示.图3累加器模块图图4寄存器模块图2.2波形存储器如图5所示,用相位累加器输出的数据作为波形存储器的地址,进行波形的相位幅值转换,即可在给定的时间上确定输出波形的幅值.N位的寻址ROM相当于把0∀~360∀的周期信号离散NN成具有2个样值的序列,若波形ROM有D位数据位,则2个样值的值以D位二进制数值存放在波形ROM中,按照地址的不同可以输出相应相位的正弦波、方波、三角波的值.在quartusII中调用的波形存储器模块如图6所示.图5波形存储器图6波形存储器模块图2.3D/A转换器的设计D/A转换器的作用是把已经合成的正弦波、方波、三角波
7、的数字量转换成模拟量.合成波形的幅度量化序列经D/A转换后变成了包络分别为正弦波、方波、三角波的阶梯波.需要注意的是,频率合成器对D/A转换器的分辨率有一定的要求,D/A转换器的分辨率越高,合成波形的台阶数就越多,输出波形的精度也就越高.本设计采用DAC0832进行数模转换.FPGA与DAC0832接口电路设计如图7、图8所示.图7FPGA与DAC0832接口电路原理图图8DAC0832输出控制接口电路模块图2.4
