微机组装与维护课件.ppt

《微机组装与维护课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、柳州职业技术学院计算机课程2004年微机组装与维护第2章计算机硬件组成内存编主讲教师：谭耀坚2.3内存2.3.1内存分类一：ROMA:EPROM2.3内存2.3.1内存分类一：ROMB:FLASHMEMORY2.3内存2.3.1内存分类二：RAMA:SRAM用触发器工作，体积庞大，不易集成。但速度快。2.3内存2.3.1内存分类二：RAMB:DRAM用电容工作，体积小，易集成。但要刷新。1.SDRAMSDRAM-SD（SynchronousDynamic）RAM也称为“同步动态内存”，是168线，带宽64bit，工作电压为3.3V。它的工作原理是将RAM与CPU以相同的时钟频率进行控制

2、，使RAM和CPU的外频同步，彻底取消等待时间，所以它的数据传输速度比早期的EDORAM快了13%以上。同时由于采用64bit的数据宽，所以只需一根内存条就可以安装使用。2.3内存2.3.1内存分类二：RAMB:DRAM用电容工作，体积小，易集成。但要刷新。a.SDRAM2.3内存2.3.1内存分类二：RAMB:DRAM用电容工作，体积小，易集成。但要刷新。b.DDRSDRAM－DDR（DoubleDataRateDRAM），它是在SDRAM的基础上，利用时钟脉冲的上升沿和下降沿传输数据，因此不需提高工作频率就能成倍提高DRAM的速度，而且制造成本并不高。DDR发展很快，从刚开始时的D

3、DR200、DDR266，已经发展到了现在的DDR333、DDR400。2.3内存2.3.1内存分类二：RAMB:DRAM用电容工作，体积小，易集成。但要刷新。b.DDR2.3内存2.3.1内存分类*关于内存表示：早期JEDEC规定的DDR标准并不是以“DDRXXX”来标识，而都是以内存的带宽来标识的，如DDR266应为PC2100、DDR333应为PC2700。只是大家都已经习惯了速度来标识内存，所以“DDRXXX”也就成为了一种默认的标准。换算：位宽X频率X倍频/8（结果为MB/S,即M字节每秒。)若不除8,则结果为Mb/s,即M比特每秒。2.3内存2.3.1内存分类二：RAMB:

4、DRAM用电容工作，体积小，易集成。但要刷新。c.rambusRambus（DirectRambusDRAM），也叫RDRAM，Rambus是Intel所推崇的未来内存的发展方向，它将RISC（精简指令集）引入其中，依靠高时钟频率来简化每个时钟周期的数据量。它具有相对SDRAM较高的工作频率（300MHz以上），但其数据通道接口带宽较低，只有16bit。当工作时钟为400MHz时，Rambus利用时钟的上沿和下沿分别传输数据，因此它的数据传输率能达到400X16X2/8=1.6GB/秒。2.3内存2.3.1内存分类二：RAMB:DRAM用电容工作，体积小，易集成。但要刷新。c.ramb

5、us由于工作频高，发热量大，故规定用金属片散热.2.3内存2.3.2内存性能指标一：Tck,时钟周期它代表SDRAM所能运行的最大频率。显然这个数字越小说明SDRAM芯片所能运行的频率就越高。如，对于一片普通的PC100SDRAM来说，它芯片上的标识10代表了它的运行时钟周期为10ns，即可以在100MHZ的外频下正常工作。目前一般可有133/166/200MHz,写成周期则为7ns,6ns,5ns。2.3内存2.3.2内存性能指标一：Tck,时钟周期2.3内存2.3.2内存性能指标二：Tac,存取时间(时钟触发后的访问时间)由于芯片体积的原因，存储单元中的电容容量很小，所以信号要经过

6、放大来保证其有效的识别性，要有一个准备时间才能保证信号的发送强度.故尽管此时数据已经被触发，但要经过一定的驱动时间才最终传向数据I/O总线进行输出，这段时间我们称之为tAC（AccessTimefromCLK，时钟触发后的访问时间）。tAC的单位是ns，对于不同的频率各有不同的明确规定，但必须要小于一个时钟周期，否则会因访问时过长而使效率降低。2.3内存2.3.2内存性能指标二：Tac,存取时间目前大多数SDRAM芯片的存取时间为5、6、7、8或10ns。如LG的PC100SDRAM芯片上的标识为7J或7K，将说明它的存取时间为7ns，但它的系统时钟频率依然是10ns，外频为100MH

7、z。它们的数值肯定要比其时钟周期小。2.3内存2.3.2内存性能指标三：Cl,CAS的延迟时间要读数据，先发出行地址（RAS),等若干周期后发出列地址（CAS），（它们共用数据线）此时间间隔为Trcp。两个地址到达后方可进行读/写（发指令）.2.3内存2.3.2内存性能指标三：CL，CAS的延迟时间读取数据的周期(CLK)已开始，但存储体中晶体管的反应时间仍会造成数据不可能与CAS在同一上升沿（T0）触发，肯定要延后至少一个时钟周期(T2),才