基于ARM的硬件系统设计课件.ppt

基于ARM的硬件系统设计课件.ppt

ID:57112843

大小:839.50 KB

页数:26页

时间:2020-07-31

基于ARM的硬件系统设计课件.ppt_第1页
基于ARM的硬件系统设计课件.ppt_第2页
基于ARM的硬件系统设计课件.ppt_第3页
基于ARM的硬件系统设计课件.ppt_第4页
基于ARM的硬件系统设计课件.ppt_第5页
资源描述:

《基于ARM的硬件系统设计课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、LPC2214系统控制模块LPC2214引脚连接模块LPC2214通用I/O模块内容涉及5基于ARM的硬件系统设计(2)1系统包括:最小系统、键盘电路和显示电路。最小系统:LPC2214及复位、晶振、电源电路、调试接口电路。键盘电路:外扩6个独立式键盘显示电路:RT12864点阵液晶显示在实际系统中,总要求系统具有良好的人机界面,就要求设计相应的电路。今天以基于LPC2214的人机接口电路的设计,来介绍系统控制模块、引脚连接模块和GPIO模块。2电源电路设计-DC-DC转换芯片1、最小系统的设计3晶振电路设计有两种时钟信号产生方式:内部振荡

2、方式和外部时钟输入方式。绝大多数系统开发都选择内部振荡方法来产生时钟信号。(a)内部振荡方式(b)外部输入方式4晶振电路设计根据LPC2214的最高工作频率以及PLL电路的工作方式,选择12MHz的无源晶振,12MHz的晶振频率经过LPC2214片内的PLL电路倍频后,最高可以达到60MHz。片内的PLL电路兼有倍频和信号提纯的功能,因此,系统可以以较低的外部时钟信号获得较高的工作频率,以降低因高速开关时钟所造成的高频噪声。5复位电路设计传统的8位单片机系统多采用电容充电电路来产生上电复位信号,微控制器也可采用这种方式。6在多数嵌入式系统设

3、计中,一般不采用阻容复位方式,而是使用专用复位芯片来产生上电复位信号,有的芯片还支持手动复位。使用CAT825S作为微控制器的复位信号产生电路,电路中不需要任何器件。7JTAG接口电路设计-接口简介调试接口不是系统运行必需的,但在嵌入式产品开发与实验阶段,调试接口是必不可少的。LPC2214片内有一个JTAG调试接口,通过这个接口可以控制芯片的运行并获取内部信息。8LPC2214最小系统LPC2214+电源电路+晶振电路+复位电路+JTAG接口电路可构成真正意义上的最小系统程序可运行于LPC2214内部的16KBSRAM中,也可以下载到片内

4、256KB的Flash中。9LPC2214扩展系统LPC2214最小系统+SDRAM+FLASH电路可构成一个完全的嵌入式系统可运行于SDRAM中的程序,也可以运行FLASH中的程序程序大小可以很大,如果将程序保存到FLASH中,掉电后不会丢失,因此,既可以通过JTAG接口调试程序,也可以将程序烧写到FLASH,然后运行FLASH中的程序在此基础上加入必要的接口及其他电路,就构成了具体的LPC2214应用系统102、键盘电路的设计11引脚号引脚名称功能说明1VSS模块的电源地2VDD模块的电源正端3V0LCD驱动电压输入端4RS(CS)并行

5、的指令/数据选择信号;串行的片选信号5R/W(SID)并行的读写选择信号;串行的数据口6E(CLK)并行的使能信号;串行的同步时钟7DB0并行数据位08DB1并行数据位19DB2并行数据位210DB3并行数据位3引脚号引脚名称功能说明11DB4并行数据位412DB5并行数据位513DB6并行数据位614DB7并行数据位715PSB并/串行接口选择:H-并行;L-串行16NC空脚17/RET复位,低电平有效18NC空脚19LED_A背光源正极(LED+5V)20LED_K背光源负极(LED-OV)3、显示电路的设计RT12864引脚说明及时序

6、图:12RT12864同LPC2214连接图:134、软件编程涉及模块系统控制模块:设置PLL获得更高的系统时钟cclk。引脚连接模块:设置P0口的P0.17~P0.25为通用I/O口。GPIO模块:设置P0口P0.17~P0.22为输入引脚,P0.23~P0.25也为输出引脚,并控制相应引脚的高低电平。145、PLL控制LPC2214具有PLL电路,通过PLL升频,可以获得更高的系统时钟cclk。输入时钟是Fosc,范围为10~25MHz,输出时钟是Fcclk,范围为10~60MHz。15相位频率检测对输入的两路时钟信号进行频率相位检测,

7、将两者之差以电流形式给出;电流控制型振荡器(CCO)根据输入电流大小控制振荡频率,只有当输入电流为零时,其振荡频率稳定在一特定值,CCO的工作频率Fcco范围为156~320MHz16PLL相关寄存器PLL馈送寄存器(PLLFEED—0xE01FC08C,WO)PLL配置寄存器(PLLCFG—0xE01FC084,R/W)PLL控制寄存器(PLLCON—0xE01FC080,R/W)PLL状态寄存器(PLLSTAT—0xE01FC088,RO)系统要求Fosc=12MHz,Fcclk=60MHz,如何正确设置相应寄存器了?17PLL操作流程

8、:18#definePLLCON(*((volatileunsignedlong*)0xE01FC080))#definePLLCFG(*((volatileunsignedlo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。