《CMOS工艺要点》PPT课件.ppt

《CMOS工艺要点》PPT课件.ppt

ID:57973961

大小:1.09 MB

页数:38页

时间:2020-09-04

《CMOS工艺要点》PPT课件.ppt_第1页
《CMOS工艺要点》PPT课件.ppt_第2页
《CMOS工艺要点》PPT课件.ppt_第3页
《CMOS工艺要点》PPT课件.ppt_第4页
《CMOS工艺要点》PPT课件.ppt_第5页
资源描述:

《《CMOS工艺要点》PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1CMOS工艺集成要点生产制造部各区域的划分工艺区域的划分:光刻部:负责光刻工艺,即通过涂胶、曝光、显影等步骤在硅片上形成各层光刻图形腐蚀部:负责腐蚀工艺,通过干法腐蚀、湿法腐蚀、去胶清洗等工艺实现各种图形和走线扩散部:负责热氧化、掺杂、LPCVD工艺薄膜部:负责注入、溅射、APCVD及PECVD工艺2MOS硅栅工艺简介衬底材料的准备阱的形成有源区的形成隔离技术栅的完成源漏的制备孔和金属工艺平坦化工艺钝化工艺在线各类工艺监控:条宽测量、电阻测量、膜厚测量、缺陷及颗粒检测34衬底材料的准备硅片的大小根据其直径来确定:5英寸(厚度

2、为625±15um)、6英寸(厚度为675±20um)硅片的掺杂类型和电阻率:N型(电阻率一般用4-7Ω.cm)、P型(电阻率一般用15-25Ω.cm)5衬底材料的准备(续)硅片的晶向:MOS器件只选<100>,该晶向Si-SiO2界面电荷少,载流子具有高迁移率-高可靠性器件往往要求用外延片,其他的一般用抛光片阱的形成阱(WellorcalledTub)的形成.阱的作用是在一种掺杂类型的衬底上(N或P)可以制作两种器件(CMOS)。根据原始衬底和阱的类型,CMOS工艺可以分为:P-well工艺、N-well工艺和Twin-we

3、ll工艺。评价阱的关键参数有:阱的结深(Xj)和阱电阻(Rs).6阱的形成(续)阱一般是通过离子注入和推阱过程形成的,通常推阱的时间较长且温度很高(>1000℃)。双阱的形成一般有两种方式,一种SiN自对准工艺,另外一种是通过N阱,P阱两次光刻形成,CMOS工艺中双阱工艺可以有效地减小闩锁效应。7有源区的形成PADoxide(bufferoxide):由于SiN和Si之间的应力很大,为了避免SiN对Si表面的应力损伤,生长一层SiO2作为Si和SiN之间的应力缓冲层,但是oxide厚度会影响SiN做为氧化掩蔽层的能力,0.6u

4、m工艺采用200Aoxide/1175ASiN结构。LPSiN:O2和H2O很难通过SiN扩散到Si表面生成SiO2,另外,在相同的条件下,SiN的氧化速率约是Si的三十分之一,只在SiN表面生长几十埃的SiO2,有源区光刻---刻蚀(SEMPROFILE)8隔离技术隔离技术(Isolation).在MOS集成电路中,所有的器件都制作在同一个硅衬底上,它们之间的隔离非常重要,如果器件之间的隔离不完全,晶体管之间的泄露电流会引起直流功耗增加和晶体管之间的相互干扰,甚至有可能导致器件逻辑功能的改变。常见的有LOCOS、PBLOCO

5、S(poly-buffered-locos)隔离技术.910隔离技术(续)CMOS工艺最常用的隔离技术就是LOCOS(硅的选择氧化)工艺,它以氮化硅为掩膜实现了硅的选择氧化,在这种工艺中,除了形成有源晶体管的区域以外,在其它所有重掺杂硅区上均生长一层厚的氧化层,称为隔离或场氧化层。常规的LOCOS工艺由于有源区方向的场氧侵蚀(SiN边缘形成类似鸟嘴的结构,称为“鸟嘴”birdbeak)和场注入的横向扩散,使LOCOS工艺受到很大的限制。11隔离技术(续)PBLOCOS结构可以有效地减少鸟嘴的宽度。在LOCOS隔离工艺中,以连接

6、晶体管的金属或多晶硅连线做为栅,以栅两测的N+扩散区做为源漏将形成一个寄生的场管,为了避免该寄生MOSFET开启引起的泄露电流等问题,很多时候工艺中会通过场注入(channelstopimplant)来提高场寄生管的开启,但是如果场注入剂量太大,则会降低源/漏对衬底的单结击穿电压。12隔离技术(续)随着设计尺寸的不断减小以及器件集成度的日益提高,如何减小隔离区的面积也成为一个重要的课题。比如在一些低压器件的工艺设计中,往往通过牺牲场氧厚度来减小“鸟嘴”的宽度,主要方法为减薄场氧厚度或者场氧生长以后通过ETCHBACK,腐蚀掉一

7、定的场氧。还有一些设计是采用N+/P-结隔离技术(例如LVMG工艺)。为了改善LOCOS隔离工艺的鸟嘴问题,目前已开发出很多隔离方法,例如沟槽隔离技术。栅(Gate)的完成栅工艺段是整个工艺的关键之一.在做栅氧之前,为了消除SiN对有源区表面的影响,改善表面状态,牺牲氧化(SAC-ox)是必须的。随后的栅氧化、多晶淀积以及多晶掺杂在工艺上要求连续完成,这几个步骤间的时间间隔被明确定义,一般栅氧和多晶淀积的时间间隔不大于4小时,称为CriticalTime。1314栅(Gate)的完成(续)在VLSI器件中,沟道区的注入一般不止

8、一次,通常需要两次,其中一次用于调整阈值电压,另一次用于抑制穿通效应,抑制穿通效应的注入通常是高能量,高剂量的,注入峰值较深(延伸至源-漏耗尽区的附近);而调阈值注入一般能量较低,注入峰值位于表面附近。调阈值注入一般为1次普注,有时候根据设计的需要会增加1次P沟选择性注入。在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。