第3讲 硬件描述语言Verilog HDLppt课件.ppt

第3讲 硬件描述语言Verilog HDLppt课件.ppt

ID:58701569

大小:16.65 MB

页数:163页

时间:2020-10-04

第3讲 硬件描述语言Verilog HDLppt课件.ppt_第1页
第3讲 硬件描述语言Verilog HDLppt课件.ppt_第2页
第3讲 硬件描述语言Verilog HDLppt课件.ppt_第3页
第3讲 硬件描述语言Verilog HDLppt课件.ppt_第4页
第3讲 硬件描述语言Verilog HDLppt课件.ppt_第5页
资源描述:

《第3讲 硬件描述语言Verilog HDLppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章硬件描述语言VerilogHDL3.1引言3.2VerilogHDL基本结构3.3数据类型及常量、变量3.4运算符及表达式3.5语句3.6不同抽象级别的VerilogHDL模型3.7设计技巧采用的描述级别越高,设计越容易,程序代码越简单;但耗用器件资源更多。对特定综合器,可能无法将某些抽象级别高的描述转化为电路!?基于门级描述的硬件模型不仅可以仿真,而且可综合,且系统速度快。?所有VerilogHDL编译软件只是支持该语言的一个子集。?尽量采用编译软件支持的语句来描述设计;或多个软件配合使用。?一般用算法级(写出逻辑表达式)或RTL级

2、来描述逻辑功能,尽量避免用门级描述,除非对系统速度要求比较高的场合才采用门级描述。小结思考:(1)采用什么描述级别更合适??系统级描述太抽象,有时无法综合成具体的物理电路;门级描述要求根据逻辑功能画出逻辑电路图,对于复杂的数字系统很难做到;?而算法级和RTL级描述级别适中,代码不是很复杂,且一般容易综合成具体的物理电路,故建议尽量采用算法级和RTL级来描述。(2)怎样减少器件逻辑资源的耗用??当器件容量有限时,为减少器件逻辑资源的耗用,建议少用if-else语句和case语句,尽量直接使用逻辑表达式来描述系统的逻辑功能;?或者用case语句

3、取代if-else语句。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。