微处理器与系统结构ppt课件.ppt

微处理器与系统结构ppt课件.ppt

ID:58874029

大小:1.41 MB

页数:116页

时间:2020-09-30

微处理器与系统结构ppt课件.ppt_第1页
微处理器与系统结构ppt课件.ppt_第2页
微处理器与系统结构ppt课件.ppt_第3页
微处理器与系统结构ppt课件.ppt_第4页
微处理器与系统结构ppt课件.ppt_第5页
资源描述:

《微处理器与系统结构ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二章 微处理器和系统结构1本章内容提要本章主要介绍微处理器(CPU)的主要组成部分及各部分功能Intel8086微处理器组成结构、引脚信号及功能X86系统组成2第一节微处理器的基本结构3微处理器的主要组成部件微处理器(CPU)由下列主要部分组成:算术逻辑单元ALU控制器寄存器阵列总线和总线缓冲器高性能的CPU还有:指令预取部件,指令译码部件、地址形成部件、存储器管理部件等。4一、算术逻辑运算单元(ALU)ALU是对二进制数进行算术逻辑运算的基本部件。数据加工处理可归纳为两种基本运算:算术运算,逻辑运算。5一、算术逻辑运算单元(

2、ALU)(续)算术运算:可进行无符号数和带符号数的加、减、乘、除运算,符号数采用补码表示,减法通过求负数的补码而变成加法运算。还可进行BCD码运算。乘、除可以通过多次重复加、减和移位实现。6一、算术逻辑运算单元(ALU)(续)例如:1311=143=8FH1101采用部分积左移和加法1011可完成二进制乘法。————11011101←部分积左移0000+.1.1.0.1————————100011117一、算术逻辑运算单元(ALU)(续)逻辑运算:可完成逻辑“与”、“或”、“非”、“异或”、“移位”等基本的逻辑运算。浮

3、点运算:浮点数可以看作是由两个定点数组成,尾数与阶码。在对阶后可以对尾数进行运算。浮点数运算可以用软件实现。也可以专门生产浮点运算部件和浮点微处理器,并设有专门的浮点运算指令,可进行32位或64位浮点加、减、乘、除运算。Pentium处理器已把浮点处理器与主处理器集成到一个芯片上。早期的浮点处理器有:8087、80287、80387协处理器。8一、算术逻辑运算单元(ALU)(续)ALU原理框图如下:9二、控制器CTRL是发布操作命令的部件,操作的顺序需要精确的定时,其内部主要组成如下:1、指令部件包括程序计数器(PC),指令寄

4、存器(IR),指令译码器(ID)。2、时序部件包括时钟系统,脉冲分配器。3、微操作控制部件可采用组合逻辑控制,微程序控制和可编程逻辑阵列(PLA)来实现。10二、控制器(续)控制器的组成框图(图2.2)11二、控制器(续)时钟周期(Tstate):主时钟的两个脉冲前沿的时间间隔称为一个时钟周期,又称为T状态。它CPU操作的最小时间单位。机器周期:由2~5个T状态组成一个机器周期(MachineCycle),称为M周期,又叫做总线周期,用来完成一个基本操作,如MEM读/写,I/O读/写等。指令周期:一条指令(的取出和)执行所

5、需的时间称为指令周期(InstructionCycle),一条指令执行需1~5个M周期。12二、控制器(续)∬∬M2M5CLKT4T3T1T2M1机器周期指令周期(包括1~5个机器周期)指令周期、机器周期与时钟周期的关系如下图13二、控制器(续)微操作控制部件:根据指令产生计算机各部件所需要的控制信号,如传送、加减、逻辑运算等,由译码器输出、节拍发生器输出等进行组合而产生,完成指令所规定的全部操作。14二、控制器(续)该部件可采用:组合逻辑控制(控制信号采用组合逻辑电路设计实现);微程序控制(若干微指令组成的微程序);可编程逻辑

6、阵列(PLA、EPLD等)PLA(ProgrammableLogicArray)EPLD(ElectricallyProgrammableLogicDevice)等方法实现。15三、总线与总线(缓冲器)部件所谓总线是指计算机中传送信息的一组通信线,将多个部件连成一个整体。可以简单分为:片内总线:在CPU内部或部件内部各单元之间传送信息的总线(又可细分为单总线、双总线(输入/输出BUS)、多总线结构);片外总线:CPU与外部部件之间传送信息的总线。片外总线又称为系统总线,通常系统总线分为地址总线、数据总线、控制总线,即所谓三总

7、线结构。16三、总线与总线(缓冲器)部件(续)因为多个部件均挂在总线上,但各部件工作情况并非完全一样(有的作为信源发,有的作为接收器收)。由于数据或信息代码是用电位高低来表示,若某一时刻有几个部件同时向BUS发送数据,则BUS上的情况就成为不确定的了,电路也可能被烧毁。所以同一时刻只允许一个部件向BUS发送信息。而接收数据就没有上述限制,同一时刻可允许多个部件接收数据。17三、总线与总线(缓冲器)部件(续)总线缓冲器:在工作过程中,常常要求挂在BUS上的某些部件在电气连接上与BUS“脱开”,使这些部件对BUS上其它部件的工作不产

8、生影响,为此,可在部件内部设置三态缓冲器。DATA→3态BUF→BUS;三态缓冲器(3态BUF)处于:低阻(高低电平)→挂BUS上;高阻→逻辑上脱开。18三、总线与总线(缓冲器)部件(续)“脱开”状态:处于高阻状态,开路状态,浮空状态;逻辑上“脱开”,物理上仍连

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。