EDA与数字系统设计第二章ppt课件.ppt

EDA与数字系统设计第二章ppt课件.ppt

ID:58885367

大小:5.37 MB

页数:101页

时间:2020-09-30

EDA与数字系统设计第二章ppt课件.ppt_第1页
EDA与数字系统设计第二章ppt课件.ppt_第2页
EDA与数字系统设计第二章ppt课件.ppt_第3页
EDA与数字系统设计第二章ppt课件.ppt_第4页
EDA与数字系统设计第二章ppt课件.ppt_第5页
资源描述:

《EDA与数字系统设计第二章ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA与数字系统设计第三次课:上次课复习:1、仿真有哪几种?2、什么是综合,有哪几种综合?3、面向FPGA的开发流程是怎样的?原理图(或VHDL文本编辑)综合FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能仿真修改FPGA/CPLD适配逻辑综合器结构综合器开发工具——QuartusⅡ或MAXPLUSⅡ文本编辑器图形编辑器生成VHDL源程序逻辑综合、优化VHDL综合器自动优化、布局、布线FPGA/CPLD布线/适配器编程、下载编程器/下载电缆VHDL源程序网表文件功能仿真时序仿真门级仿真器行为仿真功能仿真VHDL仿真器时序仿真测试电路硬件测试C、ASM...程序CPU指令

2、/数据代码:0100101000101100软件程序编译器COMPILERVHDL/Verilog程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件(a)软件语言设计目标流程(b)硬件语言设计目标流程编译器和综合功能比较CPLD/FPGA与单片机的区别CPLD/FPGA实现的通常是纯数字系统,适于处理大量的逻辑和时序问题,速度快。在CPLD/FPGA里面可以设计自己所需的各种逻辑,包括计数器、译码器、状态机等,即实现各种数字逻辑功能;单片机善于处理大量的数据和复杂的运算,而且经常可以很方便地构成模拟数字混合系统。一般而言单片机是做控制的,主要做软件,侧重于算法。第

3、2章PLD硬件特性与编程技术掌握:FPGA的结构与可编程原理CPLD的结构与可编程原理可编程逻辑器件(PLD_ProgrammableLogicDevice):器件的功能不是固定不变的,而是可根据用户的需要而进行改变,即由编程的方法来确定器件的逻辑功能。传统数字系统现代数字系统有固定功能标准的集成电路,如74系列、4000系列、4500系列构成,设计无灵活性,芯片种类多,数目大,集成度低,几十到几百门。仅由三种标准积木块:微处理器、存储器和PLD构成,即CPU+RAM+PLD模式。PLD的设计是核心。ASIC的分类70年代80年代90年代PROM和PLA器件PAL器件GAL器件CPLD器件

4、EPLD器件FPGA器件内嵌复杂功能模块的SOPC2.1PLD概述2.1.1PLD的发展历程ispLSI器件GAL:GenericArrayLogic通用阵列逻辑相关专业名词(可编程逻辑器件)PLD:ProgrammableLogicDevice可编程逻辑器件CPLD:ComplexProgrammableLogicDevice复杂可编程逻辑器件EPLD:ErasableProgrammableLogicDevice可擦除可编程逻辑器件FPGA:FieldProgrammableGateArray现场可编程门阵列ASIC:ApplicationSpecificIntegratedCircu

5、it特定用途集成电路PLA:ProgrammableLogicArray可编程逻辑阵列识记近年PLD的发展密度:单片集成度已达到1000万系统门速度:达420MHZ以上线宽:已达到90nmPLD最显著的特点高集成度、高速度、高可靠在线系统编程(ISP)PLD已占整个IC产值的40%以上。PLD的产量、集成度每年增加35%,成本降低40%。PLD厂商介绍PLD开发工具:MAX+PLUSII适合开发中小规模PLD/FPGA;QuartusII适合新器件和大规模FPGA的开发。PLD器件:MAX系列FLEX系列APEX系列Mercury系列ACEX系列Stratix系列Cyclone系列位于硅谷

6、圣侯塞的ALTERA总部Altera公司系列产品主要性能表Altera公司千万门级的FPGA(SOC):StratixStratixIVGXFPGA在PCIExpressGen1和Gen2(x1、x4和x8)上完全符合PCI-SIG要求。唯一集中了11.3-Gbps收发器的StratixIVGT。高密度,具有820K逻辑单元(LE)、23.1Mbits嵌入式存储器和1,288个18 x 18乘法器。高性能,具有2个速率等级优势,以及业界最先进的逻辑和布线体系结构。前所未有的系统带宽,具有8.5Gbps的48个高速收发器,或者达到24个为100G应用优化的11.3Gbps收发器,以及1,06

7、7 Mbps(533MHz)DDR3存储器接口。低功耗,在40nm优势和可编程功耗技术的支持下,比市场上的其他高端FPGA功耗低50%。PCIExpress硬核知识产权(IP)Gen1(2.5Gbps)和Gen2(5.0Gbps),4个x8模块,实现了全端点或者根端口功能。优异的信号完整性,能够驱动50“背板,速度达到6.375Gbps,支持即插即用信号完整性。Altera公司千万门级的FPGA(SOC):Stratix

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。