第二章 SRAM工作原理和性能指标.docx

《第二章 SRAM工作原理和性能指标.docx》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章SRAM工作原理和性能指标2.1.SRAM基本结构SRAM即静态随机存储器，大多是由CMOS管组成的挥发性静态存储器。在掉电后存储器中所存数据就会丢失。顾名思义，随机静态存储器可以对任何地址进行读写操作，通过锁存器的原理对数据进行保存，在无操作状况下，锁存器处于稳态，保持数据稳定，不用进行周期性的电荷刷新。SRAM由基本单元构成的阵列以及外围电路构成，其中阵列的划分和外围电路的优劣对整个SRAM的性能有很大的影响。静态随机存取存储器（简称为静态存储器或SRAM）是随机存储器的一种，它由静态挥发性存储单元组成的存储阵列（或者叫内核，core）组成，其地址译码集成在片

2、内。SRAM速度很快而且不用刷新就能保存数据不丢失。它以双稳态电路形式存储数据，结构复杂，内部需要使用更多的晶体管构成寄存器以保存数据。SRAM由于靠连续的供电来维持所存数据的完整性，故属于易挥发性存储器。SRAM电路结构与操作和一般的RAM类似，由存储阵列、灵敏放大器、译码器、输入输出电路和时序控制电路五大部分组成。存储单元按行和列排列起来就组成了SRAM的阵列结构，行和列分别称为“字线”和“位线”。每个存储单元对应于一个唯一的地址，或者说行和列的交叉就定义出了地址，而且每一个地址和某一特定的数据输入输出端口是相连的。一个存储芯片上的阵列（或者自阵列）数目是由整个存储

3、器的大小、数据输入输出端口数目、存储速度要求、整个芯片的版图布局和测试要求所决定的。如图2-1所示存储阵列是由存储单元(cell)构成的矩形阵列。每一个单元都有自己独特的地址，通过外围的译码电路选中相应的单元进行读写操作。译码电路包括行译码电路和列译码电路，其中行译码电路用来从2k行中选中一行，列译码是从2n中列中选出一列。这样通过行译码列译码的共同作用来从阵列中选出相应的单元进行读写操作。灵敏放大器和写入电路用来对数据进行读写操作。在数据读出过程中，由于位线过长使得从单元中读出的信号很弱，需要用灵敏放大器来放大信号，加快数据的读出过程。写入电路用来进行数据的输入。控制

4、电路主要用来控制数据的读写以及译码过程。通过相应的控制信号如读使能信号写使能信号等来控制数据的读写操作。图2-1SRAM的整体结构图2.1.1.存储阵列SRAM有很多阵列结构，不同需求的SRAM需要不同的阵列结构。当需要实现一个N个字，且每字为M位的存储器时，最直接的方法是沿纵向把连续的存储单元字堆叠起来。如下图所示。图2-2N个字存储器的总体结构在这种结构中,可以通过选择一根字线(S0-SN-1)来进行读写操作。也就是说，从S0-Sn-1的字线信号中，有且只能有一条字线信号为高电平。这个方法虽然比较简单并在很小的存储器中能工作的很好，但是遇到较大的存储器时就会出现问题

5、。假设要实现一个IKx8位的存储器，使用2.2(a)的结构就需要lK根选择线，这对布线与封装都构成难以克服的困难。插入一个译码器就可以减少选择信号的数目，如图2-2(b)所示。通过提供一个二进制编码的地址字A0一Ak-1来选择一个存储字。译码器把这一地址转换成N=2K根选择线，其中每次只有一根起作用。这一方法把例中1K根外部地址线的数目转变成10根地址线log2210，从而事实上消除了布线和封装问题。对于更大容量的存储器，如果使用上述阵列结构，由于它的高度比宽度大太多倍，把存储单元连接到输入/输出的垂直线会过长，造成在运行时极慢。为了解决这个问题，不但要在行方向使用译码

6、器，在列方向上也要使用译码电路，地址字被分成列地址和行地址。行地址可以读写一行的存储单元，而列地址可以从所选出的行中找出一个所需要的字，如图2-3。这种结构应用于64K到256K范围的存储器。对于更大容量的存储器，这种结构便会出现问题。由于阵列的长度和宽度都太大，导致字线和位线的长度太长，所以电容和电阻变得过大而出现了严重的速度下降问题。又因为金属互连导线RC延迟与长度平方成正比，所以整个存储器的访问时间同阵列宽度和高度的平方成正比同时又因为导线电容增大，使一次读写所消耗的能量也随尺寸增大而增加。图2-3阵列结构的存储器组织由上面了解到，大容量的存储器由于字线和位线的长

7、度，电容和电阻变得过大而开始出现严重的速度下降问题。因此，较大的存储器在地址空间上再进一步增加一个层次，即对存储器进行分割形成层次化的阵列结构。对存储器的分割可以通过减少一条字线上连接的单元数目或一条位线上连接的单元数目来实现。通过分割可以降低存取操作时总的切换电容，从而降低存储器的功耗。比如将存储器分割成P个小块，每一小块与图2-3相同。如图2-4字的选择基于送入各块的行地址和列地址。此外还有一个地址成为块地址，负责在P个块中选出需要读写的一块。这样就显著降低了字线的长度，使读写速度较快。而且将存储器适当的分割成几个子模块有助于把存储器