数字系统设计与Verilog课件第5章.ppt

《数字系统设计与Verilog课件第5章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章Verilog语法与要素主要内容5.1Verilog语言要素5.2常量5.3数据类型5.4参数5.5向量5.6运算符5.1Verilog语言要素Verilog程序由符号流构成，符号包括空白符（Whitespace）注释（Comments）操作符（Operators）数字（Numbers）字符串（Strings）标识符（Identifiers）关键字（Keywords）等空白符和注释空白符（Whitespace）空白符包括：空格、tab、换行和换页。空白符使代码错落有致，阅读起来更方便。在综合时空白符被忽略。注释（

2、Comment）◆单行注释：以“//”开始到本行结束◆多行注释：多行注释以“/*”开始，到“*/”结束标识符（Identifiers）标识符（Identifiers）Verilog中的标识符可以是任意一组字母、数字以及符号“$”和“_”（下划线）的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。Examples:countCOUNT//COUNT与count是不同的_A1_d2//以下划线开头R56_68FIVE关键字（Keywords）Verilog语言内部已经使用的词称为关键字或保留字，

3、这些保留字用户不能作为变量或节点名字使用。关键字都是小写的。◆整数◆实数◆字符串5.2常量程序运行中，值不能被改变的量称为常量（constants），Verilog中的常量主要有如下3种类型：整数按如下方式书写：+/-'即+/-<位宽>'<进制><数字>size为对应二进制数的宽度；base为进制；value是基于进制的数字序列。进制有如下4种表示形式：◆二进制（b或B）◆十进制（d或D或缺省）◆十六进制（h或H）◆八进制（o或O）整数（integer）Examples:8'b11

4、000101//位宽为八位的二进制数110001018'hd5//位宽为八位的十六进制数d5；5'O27//5位八进制数4'D2//4位十进制数24'B1x_01//4位二进制数1x015'Hx//5位x（扩展的x），即xxxxx4'hZ//4位z，即zzzz8□'h□2A/*在位宽和'之间，以及进制和数值之间允许出现空格，但'和进制之间，数值间是不允许出现空格的，比如8'□h2A、8'h2□A等形式都是不合法的写法*/整数（integer）实数（Real）有下面两种表示法。◆十进制表示法。例如：2.00.1//以上2

5、例是合法的实数表示形式2.//非法：小数点两侧都必须有数字◆科学计数法。例如：43_5.1e2//其值为43510.09.6E2//960.0(e与E相同)5E-4//0.0005实数（Real）字符串（Strings）字符串是双引号内的字符序列。字符串不能分成多行书写。例如："INTERNALERROR"字符串的作用主要是用于仿真时，显示一些相关的信息，或者指定显示的格式。5.3数据类型Verilog有下面四种基本的逻辑状态。◆0：低电平、逻辑0或逻辑非◆1：高电平、逻辑1或“真”◆x或X：不确定或未知的逻辑状态◆z

6、或Z：高阻态Verilog中的所有数据类型都在上述4类逻辑状态中取值，其中x和z都不区分大小写，也就是说，值0x1z与值0X1Z是等同的。数据类型（DataType）是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。数据类型Verilog中的变量分为如下两种数据类型：◆net型◆variable型net型中常用的有wire、tri；variable型包括reg、integer等。注意：在Verilog-1995标准中，variable型变量称为register型；在Verilog-2001标准中将regis

7、ter一词改为了variable，以避免初学者将register和硬件中的寄存器概念混淆起来。5.3.1net型Net型数据相当于硬件电路中的各种物理连接，其特点是输出的值紧跟输入值的变化而变化。对连线型有两种驱动方式，一种方式是在结构描述中将其连接到一个门元件或模块的输出端；另一种方式是用持续赋值语句assign对其进行赋值。wire是最常用的Net型变量。wire型变量的定义格式如下：wire数据名1，数据名2，……数据名n；例如：wirea,b；//定义了两个wire型变量a和bExamples:wire[7:0

8、]databus；//databus的宽度是8位wire[19:0]addrbus；//addrbus的宽度是20位5.3.2Variable型variable型变量必须放在过程语句（如initial、always）中，通过过程赋值语句赋值；在always、initial等过程块内被赋值的信号也必须定义成variable型。注意：