QuartusII中文完整教程.doc

《QuartusII中文完整教程.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、QuartusII的使用21工程建立22原理图的输入53文本编辑（verilog）154波形仿真1618QuartusII的使用在这里，首先用最简单的实例向读者展示使用QuartusII软件的全过程。进入WINDOWSXP后，双击QuartusII图标，屏幕如图1.1所示。图1.1QuartusII管理器1.1工程建立使用NewProjectWizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA工具，以及目标器件系列和器件（也可以让QuartusII软件自动选择器件）。

2、建立工程的步骤如下：（1）选择File菜单下NewProjectWizard，如图1.2所示。18图1.2建立项目的屏幕（1）输入工作目录和项目名称，如图1.3所示。可以直接选择Finish，以下的设置过程可以在设计过程中完成。图1.3项目目录和名称18（1）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。图1.4加入设计文件（2）选择设计器件：选择仿真器和综合器类型（默认“None”为选择QuartusII自带的），选择目标芯片（开发板上的芯片类型），如图1.5所示。图1.5选择器件18（1）选择第三方EDA

3、综合、仿真和时序分析工具（若都不选择，则使用QuartusII自带的所有设计工具）如图1.6所示。图1.6选择EDA工具（2）建立项目完成，显示项目概要，如图1.7所示。图1.7项目概要工程建立后，若需要新增设计文件，可以通过Project/Add_Remove……在工程中添加新建立的设计文件，也可以删除不需要的设计文件。编译时将按此选项卡中显示文件处理。注意：通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。181.2原理图的输入原理图输入的操作步骤如下：（1）选择File菜单下New，新建图表/原理图文件，如图1.

4、8所示。图1.8新建原理图文件（2）在图1.9的空白处双击，屏幕如图1.10所示：（3）在图1.10的SymbolName输入编辑框中键入名称，单击ok按钮。此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图1.11）单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output符号，如图1.11所示；在图1.11中，将光标移到右侧input右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；18图1.9空白的图形编辑器图1.10选择元件符号的屏幕图1.

5、11放置所有元件符号的屏幕（1）重复（4）的方法，完成所有的连线电路如图1.12所示；（2）在图1.12中，双击input_name使其衬低变黑后，再键入18clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图1.13所示。（1）在图1.13中单击保存按钮，以默认的try1文件名保存，文件后缀为bdf。图1.12完成连线后的屏幕图1.13完成全部连接线的屏幕（2）启动全程编译：选择Processing/StartCompilation/单击编译器快捷方式按钮,自动完成分析、排错、综合、适配、汇编及时序分析的全过程。编译过程中，错误信息通过

6、下方的信息栏指示（红色字体）。双18击此信息，可以定位到错误所在处，改正后在此进行编译直至排除所有错误；编译成功后，会弹出编译报告，显示相关编译信息。在图1.8中；图1.14完成编译的屏幕（1）根据硬件接口设计，对芯片管脚进行绑定。选择Assignments菜单下Pins选项；（2）双击对应管脚后Location空白框，出现下拉菜单中选择要绑定的管脚，如图1.16所示；图1.16管脚指定（3）在图1.16中完成所有管脚的分配，然后重新编译项目；18（1）对目标版适配下载，（此处认为实验板已安装妥当，有关安装方法见实验板详细说明）单击按钮，屏幕显示如图1.1

7、7所示；图1.18适配下载界面（2）选择HardwareSetup，如图1.19所示；图1.19下载硬件设置（3）在图1.19中选择添加硬件ByteBlasteMVorByteBlasterII，如图1.20所示；18图1.20添加下载硬件（1）可以根据需要添加多种硬件于硬件列表中，双击可选列表中需要的一种，使其出现在当前选择硬件栏中（本实验板采用ByteBlasterII下载硬件），如图1.21所示；图1.21选择当前下载硬件（2）选择下载模式，本实验板可采用两种配置方式，AS模式对配置芯片下载，可以掉电保持，而JTGA模式对FPGA下载，掉电后FPGA

8、信息丢失，每次上电都需要重新配置，如图1.22所示；18图1.22