最新5-4主存储器组织PPT课件.ppt

最新5-4主存储器组织PPT课件.ppt

ID:62061935

大小:1.11 MB

页数:40页

时间:2021-04-14

最新5-4主存储器组织PPT课件.ppt_第1页
最新5-4主存储器组织PPT课件.ppt_第2页
最新5-4主存储器组织PPT课件.ppt_第3页
最新5-4主存储器组织PPT课件.ppt_第4页
最新5-4主存储器组织PPT课件.ppt_第5页
资源描述:

《最新5-4主存储器组织PPT课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、5-4主存储器组织5.4.1CPU与主存储器的连接存储器和处理器之间的接口信号2主存储器的基本组织要解决的问题: 如何利用现有的芯片构造所需要的主存储器确定存储芯片的类型NVM,RAM确定所需存储芯片的数量确定扩展方式位扩展:字长的扩充字扩展:存储单元数的扩充字位同时扩展确定连接关系地址、数据和读写控制3位扩展片选信号线的连接回顾:片选信号的作用位扩展方式的各个芯片总是同时工作,因此各芯片的片选信号并联到CPU的MEM*信号线,该信号在CPU访问存储器时有效。1414RDWRMEMABA13A0A13A0

2、csA13A13A0A0D0D6D7DBcscs1414DDD7位扩展读写信号线的连接各个芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*,各个芯片同时读出或同时写入。1414RDWRMEMABA13A0A13A0csA13A13A0A0D0D6D7DBcscs1414DDD8字扩展(2)字扩展,即存储单元数的扩展。例如:用16K×8的芯片组成64K×8的存储器,则连接图如下RDWRA15D7~014141414A148A13~0csD7~0U02-4译码器110100A13~0csD7~0U

3、3A13~0csD7~0U1A13~0MEM9字扩展数据线的连接8位字长无需扩展,每个芯片的8根数据线D7~D0并联到CPU数据总线A15D7~014141414A148A13~0csD7~0U02-4译码器110100A13~0csD7~0U3A13~0csD7~0U1A13~0会不会多个芯片同时驱动数据总线,引起冲突?MEM10字扩展地址空间分配主存:64K,芯片:16K当CPU访问某一个地址单元时,只有一个芯片的地址空间包含了要访问的单元地址,因此,4个芯片不能同时选中。芯片占据的地址空间 (16进

4、制)片选地址 (A15A14)芯片内地址(A13~A0)U00000H~3FFFH0000000000000000~11111111111111U14000H~7FFFH0100000000000000~11111111111111U28000H~BFFFH1000000000000000~11111111111111U3C000H~FFFFH1100000000000000~11111111111111高位地址用于选择芯片低位地址用于片内寻址11字扩展地址译码和片选线的连接4段地址空间由CPU的高位地址

5、A15和A14区分。经2-4译码器产生4个选择信号,分别连接4个芯片的片选信号A15D7~014141414A148A13~0csD7~0U02-4译码器110100A13~0csD7~0U3A13~0csD7~0U1A13~0MEM12字扩展地址线的连接CPU的其余14根地址线A13~A0连接到各个芯片的地址引脚,作为芯片内部存储单元的地址A15D7~014141414A148A13~0csD7~0U02-4译码器110100A13~0csD7~0U3A13~0csD7~0U1A13~0MEM13字扩展

6、读写信号线的连接所有芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*。这并不意味着所有的芯片同时读或写,受片选信号控制,只可能有一个芯片读出或写入。14字位同时扩展(3)字位同时扩展。例:用16K×1的芯片组成64K×8的存储器RDWRM/IO14A15A142-4译码器110100A13~0141414A13~0csDU8A13~0csDU16A13~0csDU2414A13~0csDU010D0141414A13~0csDU9A13~0csDU17A13~0csDU2514A13~0csD

7、U1D1141414A13~0csDU15A13~0csDU23A13~0csDU3114A13~0csDU7D7位扩展字扩展15小结:MM与CPU的连接地址引脚:与地址总线AB低位地址相连,供CPU选择片内的某一存储单元。数据引脚:与数据总线DB相连,接受来自CPU的数据或向它们提供数据。片选端:通常连接着由地址总线AB的高地址经译码后的选择线,或直接连着CPU提供的内存操作控制线,实现CPU对内存操作的控制。RAM读/写端:与CPU的读/写控制线相连。ROM输出允许端:与CPU的读控制线相连。CSOE

8、16存储器的编址方式按字编址指令中操作数的单位是“字”, 不能按字节操作假设字长32位,地址编排如下图按字节编址既有按“字”操作的指令, 也有按字节操作的指令。地址分为字地址和字节地址假设字长32位,地址编排如下图17端序(2.2.3)小端序(Littleendian)低字节存储在起始地址例:inti=0x04030201;大端序(Bigendian)高字节存储在起始地址例:inti=0x04030201;DEC和Intel的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。