电子秒表综合设计

电子秒表综合设计

ID:6487038

大小:749.00 KB

页数:22页

时间:2018-01-15

电子秒表综合设计_第1页
电子秒表综合设计_第2页
电子秒表综合设计_第3页
电子秒表综合设计_第4页
电子秒表综合设计_第5页
资源描述:

《电子秒表综合设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、攀枝花学院综合设计(论文)电子秒表设计学生姓名:学生学号:院(系):年级专业:指导教师:助理指导教师:二〇一二年12月19攀枝花学院本科设计(论文)摘要本次课程主要设计从0.1s—9.9s之间的电子秒表。电子秒表的设计原理就是不断输出连续脉冲给计数器,而计数器通过翻译机来显示它记忆的脉冲周期个数。该设计由多谢振荡器、分频器电路、时间技术党员,数码显示期几部分组成,通过555定时器构成的多谢振荡器来产生时钟脉冲,脉冲直接输入,74LS90清零端直接由逻辑开关来控制。这一时钟脉冲直接送入计数器中进行计数,而对应的数码显示管上显示出时间。而电子秒表设计最主要的就是对各元件

2、的检测,只要各元件检测合格,则电子秒表的设计算是成功了一大半,其中最主要检测元件有基本RS触发器的测试、单稳态触发器的测试、时钟发生器的测试、计数器的测试,电子秒表的整体测试以及电子秒表的准确度测试。关键词单稳态触发器,RS触发器,时钟发生器,计数器,电子秒表19攀枝花学院本科设计(论文)目录实验课程——设计从0.1s—9.9s之间的电子秒表1一、实验目的1二、实验设备1三、实验要求2四、实验原理21、基本RS触发器32、单稳态触发器43、时钟发生器44、时钟发生器45、集成异步计数器74LS905四、实验内容和步骤61、基本RS触发器的测试62、单稳态触发器的测试

3、83、时钟发生器的测试104、计数器的测试115、电子秒表的整体测试156、电子秒表准确度的测试18五、实验总结191、总结电子秒表整个调试过程192、分析调试中发现的问题及故障排除方法1919攀枝花学院本科设计(论文)实验课程——设计从0.1s—9.9s之间的电子秒表一、实验目的1、学习数字电路中的基本RS触发器,单稳态触发器、时钟发生器及计数、译码显示器等单元电路的综合运用。2、熟悉555定时器的使用以及相关电路设计,巩固RS触发器的功能及特性,熟悉RS触发器的使用和设计。3、学习电子秒表的调试方法。4、学习Multisim的使用方法与调试方法。5、建立分频的基

4、本概念。二、实验设备(1)+5V直流电源(2)双踪示波器(3)数字频率计(4)单次脉冲源(5)连续脉冲源(6)逻辑电平开关(7)逻辑电平显示器(8)译码显示器(9)74LS00*2、555*1、74LS90*3、电位器、电阻、电容。19攀枝花学院本科设计(论文)三、实验要求1、利用555定时器制作一个频率为50Hz的时钟发生装置。2、利用五、十、十进制计数器直说时钟分频电路,输出0.1秒到9.9秒的计数脉冲。3、通过分频电路,输出周期为0.1s的计数脉冲。4、利用74LS248和数码显示器接受分频电路输出的计数脉冲,并显示出来。5、使用基本RS触发器制作电子秒表的控

5、制开关,实现开始计数,停止并保持计数和清零重新开始计数的功能。四、实验原理图1所示为电子秒表的原理图,按功能可分成四个单元电路进行分析。19攀枝花学院本科设计(论文)图1电子秒表原理图1、基本RS触发器图1中单元I为用集成器与非门构成的基本RS触发器。属低电平直接触发的触发器,有直接复位的功能。它的一路输出作为单稳态触发器的输入,另一端从输出Q作为与非门5的输出控制信号。按动按钮开关(接地),则门1输出=1,门2输出Q=0,复位后Q、状态保持不变。再按动开关,则Q由0变到1,门5开启,为计数器启动做好准备;由1变为0,送出负脉冲,启动单稳态触发器工作。基本RS触发器

6、在电子秒表中的职能是启动和停止秒表的工作。2、单稳态触发器图1中单元为用集成与非门构成的微分型单稳态触发器,检验单稳态各点波形图。单稳态触发器的输入触发负脉冲信号由基本RS触发端端提供,输出负脉冲通过非门加到计数器的清楚端。静态时,门4应处于截止状态,故电阻R必须小于门的关门电阻。定时元件RC取值不同,输出脉冲宽度也不同。单触发脉冲宽度小于输出脉冲宽度,可以省去输入微分电路的和。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。3、时钟发生器图1中单元为555定时器构成的多谢振荡器,是一种性能较好的时钟源。19攀枝花学院本科设计(论文)调节电位器,使在输出端3获

7、得频率为50Hz的矩形波信号,当基本RS触发器Q=1时,门5开启,此时50Hz脉冲信号通过门5作为计数器脉冲驾驭计时器①的计数输入端。4、时钟发生器二-五-十进制加法计数器74LS90构成电子秒表的计数单元,如图1中单元所示。其中计数器①接成五进制形式,对频率为50Hz的时钟脉冲进行五分频,在输出端取得周期为0.1s的矩形脉冲,作为计数器②的时钟输入。计数器②及计数器③接成8421BCD码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接,可显示0.1~9.9s计时。5、集成异步计数器74LS9074LS90是异步二-五-十进制加法计数器,它既可以作二

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。