《数字电路》复习

《《数字电路》复习》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一、填空题1、把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。一种电路若在正逻辑赋值时为与门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。2、四位二进制译码器有＿＿＿＿个输入端；＿＿＿＿个输出端。3、将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。4、组合逻辑电路没有＿＿＿＿＿＿功能。5、利用74194（双向移位寄存器）做序列信号检测器时，此集成电路工作在（串行、并行）状态。6、若存储器的容量是256×4RAM,该RAM有___存储单元，有字，字长_____位，地址线根。7、两输入或非门输入为01时，输出为__________。8

2、、函数Y=+AC的最小项表达式为__________。9、某计数器的输出波形如图所示，该计数器是__________进制计数器。10、半导体存储器一般分为两类，即和。11、在8421BCD编码器中，按下“7”键，输出4位二进制代码DCBA为。12、6如果时序逻辑电路的输出Z仅取决于存储电路状态Q,而与外部输入X无关，或该时序电路没有外部输入，这种电路称为__________。13、逻辑门电路能够驱动同类负载门的个数称为。二、选择题1、在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。A．B.C.2．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿A．45B.[]B

3、CDC.[]BCDD.[]23．采用OC门主要解决了＿＿＿＿＿A．TTL与非门不能相与的问题B.TTL与非门不能线与的问题C.TTL与非门不能相或的问题4、已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为＿＿＿A．Qn+1＝AB.C.ABQn+1说明00Qn保持010置0101置111Qn翻转5、逻辑函数，其对偶函数F*为＿＿＿＿＿＿＿＿。A．B.C.6、用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式中。6A．与项的个数少B.每个与项中含有的变量个数少C.化简结果具有唯一性7、已知某电路的真值表如下，该电路的逻辑表达式为。A．B.C

4、．D．ABCYABCY000010000011101101001101011111118、请判断以下哪个电路不是时序逻辑电路。A、计数器B、寄存器C、译码器D、触发器9、TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：为。A.B.C.D.10、存储容量为8K×8位的ROM存储器，其地址线为条。A.8B.12C.13D.1411、只能按地址读出信息，而不能写入信息的存储器为。A.RAMB.ROMC.PROMD.EPROM612、逻辑函数F=AB和G=A⊙B满足关系。A．F=B．F’＝GC．F’＝D．F＝G113、用编码器

5、对16个信号进行编码，其输出二进制代码的位数是A.2位B.3位C.4位D.16位14、如图电路，开关A、B断开为1，接通为0，灯F亮为1，灭为0，则灯F与开关A、B的逻辑关系为()。A.F=ABB.F=C.F=A+BD.F=+15、引起组合逻辑电路中竞争与冒险的原因是（）A．逻辑关系错误B．干扰信号C．电路延时D．电源不稳16、三位串入——并出的移位寄存器，要用个CP脉冲信号，才能完成存储工作。A.2B.3C.6D.917、由3个JK触发器最大可以组成。A.三进制计数器B.六进制计数器C.十进制计数器D.八进制计数器18、下列触发器中，只有保持和翻转功能的是触发器。A.D型B.

6、JK型C.T型D.RS型三、化简下列逻辑函数，写出最简与或表达式：1．2．Y2＝Σm（0，1，8，9，10，11）63.F2（A,B,C,D）=∑m(0,1,2,4,5,9)+∑d(7,8,10,11,12,13)4、Y3见如下卡诺图CDAB00011110000101011╳1╳110101100101四、分析设计题1．利用八选一数据选择器74151实现Y（A，B，C）＝Σm（1，4，6，7）功能，芯片应如何连接，画出电路连接图（写出必要的解题步骤）。2、D触发器，试根据CP及输入波形画出输出端Q的波形。设各触发器的初始状态均为“0”。CPDQ2、TTL触发器电路如图所示，分

7、析电路功能。Q0Q1“1”CPJQKQJQKQ63、写出如图所示电路的真值表及最简逻辑表达式。4、某汽车驾驶员培训班结业考试，有三名评判员，其中A为主评判员，B、C为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。5、74LS192实现计数器如图，分析计数器的模，并作出状态转换图。6、试用4×2字位容量的ROM实现半加器的逻辑功能。列出真值表，写出半加器的表达式，并直接在图12中画出用ROM点阵图实现的半加法器电路。6