sas hba硬件架构介绍

《sas hba硬件架构介绍》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、一般的RAIDHBA有下面形态的硬件架构：IOP+IOC1.ASICIOP+IOC2.FPGA,CPLD的IOP+ASICIOCRoC(RAIDonChip)1.ASIC的RoC2.FPGA的RoCASIC(Application-specificIc)这种要Tapeout的（好像1000万起跳吧忘了价格..)，要有量才合算。LSI这种Fabless（无半导体工厂）SoCDesigner厂商当然都是ASIC产品...FPGAorCPLD可编程逻辑们阵列，这就比较有弹性了。比如说一些SSDRAID、DRAMRAID，都是用FPGA实现，但是如果量大是有点不合算。像H牌这类，

2、部份XOR就是用FPGAorCPLD，PH至于FPGA做SASPHY仿真就不多了。 从RAIDController的观点来看，它是基于单纯的SAS/SATAHBA上提供了RAID功能(RAID0,RAID1,RAID5,RAID6,甚至是混合阵列等等..)，有些RAIDController在单个硬盘驱动器情况下可以直接被识别，有些则是必须要建立阵列(Array)才能使用，可能根据OptionROM载入的内容而有所差异。下面是一张AMCC/3ware早期的9690SA-8iRAIDController，这是一款HardwareRAID，由PowerPC处理器、ASICXOR

3、Accelerator和EmulexIOC组成经典的StorSwitch分离式架构。在3ware还没被LSI买下以前，长年以来都是应用这种架构，3ware对于早期开发SATA产品中，面对SCSI产品这个架构有相当的优势性，不过现在颇老矣... 最左边那块是存放韧体（Firmware）代码的flash，由于StorSwitch架构没有太多的详细资料，所以我的猜测是这样的：那颗PowerPC的处理器——PPC405CR提供266MHz的时钟频率，这颗处理器一般的用途可能是一些平常I/O处理，例如中断执行、flowcontrol、另外还包括了对于RAIDcode的执行，AMCC

4、握有PowerPC的授权后，不用白不用。中间那颗是AMCC特制的ASICXOR加速器——G133RAIDengine，提供大量的DMA通道（32条，StorSwitch架构的特色之一）给更多的Storage使用，附加XOR和RAID6所使用的GF硬件加速设计，PPC405CR加上G133RAIDengine应该就是一个完整的IOP(I/O处理器)架构。根据AMCC/3ware之前相关产品资料来看，CacheMemory部分应该是从AMCCASICXOR加速器连接，IOC则是使用Emulex的IOC500S，提供两个wide-port（各包含4条SAS通道）的连接。就我以前

5、拿4颗Seagate的15k.6146GB组成RAID5后进行测试，最佳的情况都无法突破1GB/s的顺序读写传输速度，故此我是认为bottleneck应该是卡在host-bus（主机总线）的带宽问题，也许有可能的情况就是AMCCASICXOR加速器连接IOC500S是用PCI-Xbus。当然，这些仅仅是我的一些猜测，其实纵观3ware后期产品来看，并没有太多的改善，不管是9550系列或着9650系列，software部分我倒是认为作的不差。下面是一张LSI的SAS9211-8i的HBA，提供了IT/IR双模式，在单个硬盘连接情况下，可以直接被识别使用: 这块HBA使用了L

6、SISAS2008芯片，是HardwareRAID架构，内置了一颗PowerPC——PPC440at533MHz的处理器，LSISAS2008的特点是支持了6Gb/s介面的SAS2.0规格，目前被广泛应用在HBA、ROMB方案下。这颗芯片提供了基础RAID功能，可以从官方文件来看是用来取代LSISAS1068/E的，仅拥有入门级(entry-level)的性能，他跟同门师兄——LSISAS2108相比，可以说是差了一大截，他没有任何XOR硬件加速设计，没有内存控制器来连接外部内存作为CacheMemory，光缺少这两种特征，足以让RAID性能受到严重的打击。从Intel的

7、一份文件显示，芯片里面整合了一块2MB的contextRAM可以用来做为buffer；支持MSI-X特性、IRQx15，对于SMP/CMP系统来说，在大量I/O的情况下会有所帮助。在HBA方案中，提供IT(InitiatorandTarget)模式作为原生SAS模式支持(thx注这是很特别状况)。另一种IR(IntegratedRAID)模式提供了基础RAID功能实现(RAID0、RAID1、RAID10和RAID1E)，在LSI专有的Fusion-MPT架构，应用了子处理器(pRoCessor)来执行对I/O的相关操作或着有