0引言现代电子设计技术的核心是EDA"> 0引言现代电子设计技术的核心是EDA" />
基于fpga的vga显示模块设计

基于fpga的vga显示模块设计

ID:10629690

大小:54.00 KB

页数:4页

时间:2018-07-07

基于fpga的vga显示模块设计_第1页
基于fpga的vga显示模块设计_第2页
基于fpga的vga显示模块设计_第3页
基于fpga的vga显示模块设计_第4页
资源描述:

《基于fpga的vga显示模块设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于FPGA的VGA显示模块设计

2、第1lunalstyle="MARGIN:0cm0cm0pt;TEXT-ALIGN:left;mso-layout-grid-align:none"align=left>0引言现代电子设计技术的核心是EDA(ElectronicDesignAutornation)技术。EDA技术依赖功能强大的计算机系统,在EDA软件工具平台上,采用自上而下的设计方法,以硬件描述语言为系统逻辑描述的主要手段完成系统设计。EDA设计方法比较显著的特点有如下几个:高级设计语言,系统级仿真和系统级综合优化方法,模块化设计和

3、增量设计方法。而FPGA/CPLD具有功能强大,开发过程投资小、周期短,可反复编程修改,保密性好,开发工具智能化等特点。随着电子工艺的不断改进,低成本的FPGA/CPLD器件推陈出新,促使FPGA/CPLD成为当今硬件设计的首选方式之一。使用EDA软件工具平台和VHDL进行设计,利用可编程器件FPGA/CPLD实现的VGA显示控制模块在工业现场中有许多实际应用。1FPGA原理及设计流程FPGA/CPLD,DSP和CPU被称为未来数字电路系统的3块基石,也是目前硬件设计研究的热点。FPGA继承了ASIC的大规模、高集成度、高可靠性的优

4、点,又克服了普通ASIC设计周期长、投资大、灵活性差的缺点。并且,随着制造工艺的不断提高,刊毛A芯片的规模也越来越大。现在,单片逻辑门数已逾千万。芯片规模的增大也使得所能实现的功能越来越强。这都使得FPGA/CPLD设计技术成为当今高级硬件工程师和IC工程师的必备技能。1.1FPGA原理CPLD,FPGA是在PAL等基础上发展起来的一种具有丰富的可编程I/O引脚、逻辑宏单元、门电路以及RAM空间的可编程逻辑器件,几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。CPLD的设计采用E2CMO5工

5、艺,其基本逻辑单元是由一些与、或阵列加上触发器构成的;而FPGA的设计采用SRAM工艺,其基本逻辑单元是基于查找表来设计的。查找表简称为LUT、,LUT本质上就是一个RAM,实现将输入信号的各种组合功能以一定的次序写人RAM中,然后在输人信号的作用下,输出特定的函数运算结果。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16xl的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后,FPGA开发软件会自动计算逻辑电路的所有可能的结果,并把结果事先写人RAM,这样,每输人一个信号进行逻辑运算就等于

6、输人一个地址进行查表,找出地址对应的内容,然后输出即可。图1是一个4输人与门的例子。由于LUT主要适合SRAM工艺生产,所以目前大部分FPGA都是基于SRAM工艺的,而SRAM工艺的芯片在掉电后信息就会丢失,一定需要外加一片专用配置芯片,在上电的时候,由这个专用配置芯片把数据加载到FPGA中,然后FPGA就可以正常工作,由于配置时间很短,不会影响系统正常工作。也有少数FPGA采用反熔丝或Flash工艺,对这种FPGA,就不需要外加专用的配置芯片。1.2FPGA设计流程一般来说,完整的FPGA设计流程包括电路设计与输人、功能仿真、综合

7、、综合后仿真、实现与布局布线、布局布线后仿真与验证、板级仿真与验证、调试与加载配置。这一设计流程在EDA软件工具中的体现是相似的,软件的设计方法也没有太大的差别。图2显示了一个完整的FPGA设计流程。QuartusII软件是Aitera公司近年来推出的一款成功的综合型的El认软件。下面结合QuartusII软件讨论FPGA设计流程的各个阶段。(1)电路设计与输人。电路设计与输人是指通过某些规范的描述方式,将工程师的电路构思输人给EDA工具。常用的设计输人方法有硬件描述语言和原理图设计输人方法等。在QuartusII中用户可以使用Qu

8、artusII原理图输人方式、文本输人方式、模块输人方式以及EDA设计输人工具等来表达自己的设计。(2)功能仿真。又称作综合前仿真,其主要目的在于验证设计的电路结构和功能是否和设计意图相符。在QuartusII软件中提供了Simtilator和soNormalstyle="MARGIN:0cm0cm0pt;TEXT-ALIGN:left;mso-layout-grid-align:none"align=left>(3)综合优化。是指将HDL语言、原理图等设计输人翻译成由与、或、非门,RAM,触发器等基本逻辑单元组成的逻辑连接(网表)

9、,并根据目标与要求(约束条件)优化所生成的逻辑连接,输出edf和edn等标准格式的网表文件,供FPGA/CPLD厂家的布局布线器进行实现。在QuartusII中可以使用[AnalysisSynthesis]命令进行综合,同时还可以使用

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。