基于fpga的异步fifo设计40毕业论文

基于fpga的异步fifo设计40毕业论文

ID:1068450

大小:3.42 MB

页数:51页

时间:2017-11-07

基于fpga的异步fifo设计40毕业论文_第1页
基于fpga的异步fifo设计40毕业论文_第2页
基于fpga的异步fifo设计40毕业论文_第3页
基于fpga的异步fifo设计40毕业论文_第4页
基于fpga的异步fifo设计40毕业论文_第5页
资源描述:

《基于fpga的异步fifo设计40毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、江苏科技大学本科毕业设计(论文)学院专业学生姓名班级学号指导教师III二零壹叁年六月江苏科技大学本科毕业论文基于FPGA的异步FIFO设计AsynchronousFIFOdesignbasedonFPGAIIIIII摘要在现代集成电路芯片中,随着设计规模的不断扩大,一个系统往往包含多个时钟,如何进行异步时钟间的数据传输成为了一个很重要的问题。异步FIFO(FirstInFirstOut)是一种先进先出电路,可以在两个不同的时钟系统间进行快速准确的数据传输,是解决异步时钟数据传输问题的简单有效的方案。异步FIFO在网络接口、数据采集和图像处理等方面得到了十分广泛的应用,由于

2、国内对该方面研究起步较晚,国内的一些研究所和厂商开发的FIFO电路还远不能满足市场和军事需求。由于在异步电路中,时钟间的周期和相位完全独立,以及亚稳态问题的存在,数据传输时的丢失率不为零,如何实现异步信号同步化和降低亚稳态概率以及正确判断FIFO的储存状态成为了设计异步FIFO电路的难点。本课题介绍了一种基于FPGA的异步FIFO电路设计方法。课题选用QuartusII软件,在CycloneII系列的EP2C5T144C8N芯片的基础上,利用VHDL硬件描述语言进行逻辑描述,采用层次化、描述语言和图形输入相结合的方法设计了一个RAM深度为128bit,数据宽度为8bit的

3、高速、高可靠的异步FIFO电路,并对该电路功能进行时序仿真测试和硬件仿真测试。关键词:异步FIFO;同步化;亚稳态;仿真测试AbstractInmodernICchips,withthecontinuousexpansionofthescaleofdesign,asystemalwayscontainsseveralclocks.Howtotransmitdatabetweentheasynchronousclocksbecomeaveryimportantproblem.AsynchronousFIFO(FirstInFirstOut)isafirst-in,first

4、-outcircuit,itcantransmitdatabetweentwodiffentclocksystemsfastlyandaccurately,itisalsoasimpleandeffectivesolutiontosolvetheproblemofasynchronousclockdatatransfer.TheasynchronousFIFOnetworkinterface,dataacquisitionandimageprocessing.Butbecauseoftheaspectofalatestart,somedomesticresearchins

5、titutesandmanufacturerswhichresearchtheFIFOcircuitalsocannotmeettheneedsofthemarketandthemilitary.Intheasynchronouscircuit,becauseofthattheclockcycleandphaseiscompletelyindependent,andthepresenceofmetastabilityproblems,thelossrateofdatatransmissionisnotzero.Howtoimplementasynchronoussigna

6、lsynchronization,reducetheprobabilityofmetastabilityandjudgethestateoftheFIFOstoragecorrectlybecomeadifficultproblemwhiledesigningtheasynchronousFIFOcircuit.ThispaperintroducesamethodofasynchronousFIFOcircuitdesignbasedonFPGA.ThistopicselectsQuartusIIsoftware,theCycloneIIfamilyEP2C5T144C8

7、Nchip,basedontheuseofVHDLlanguageforlogicaldescriptions,usingthemethodofcombininglanguageandgraphicalinput,Thistopicdesignsawithtimingandsoftwaresimulation.Keywords:AsynchronousFIFO;Synchronization;Metastability;simulationtesting目录第一章绪论11.1FPGA简介11.2异步FIFO简介11.3国内外研

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。