华中科技大学电信系数电课件-chapter6

《华中科技大学电信系数电课件-chapter6》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第六章存储器和可编程逻辑器件数字电路与逻辑设计存储器随机存储器RAM（RandomAccessMemory）静态RAMSRAM动态RAMDRAMDynamicRAM只读存储器ROM（ReadOnlyMemory）顺序存取存储器：FIFOFILO闪存（FLASH）随机存储器RAM易失性存储器临时存放数据断电后数据就消失可读，可写分类双级型MOS型（动态、静态）RAM的结构存储矩阵：由许多存储单元排列而成。每个存储单元可以存储一位二进制码。地址译码器：对外部输入的地址码，唯一地选择一个存储单元。（一

2、般是选择一组存储单元）读写电路：对选中的存储单元进行读操作或写操作，把存储矩阵中读出的数发出或把外部的数据送往存储矩阵。读操作和写操作不可能同时发生，他们在读/写命令控制下分时进行。一个RAM有三组外部信号：地址线、数据线、控制线单地址译码双译码结构SRAM和DRAM存储单元SRAM和DRAMSRAM，静态（Static）RAM不存在刷新的问题，一个SRAM基本单元包括4个（或6个）晶体管。它不是通过利用电容充放电的特性来存储数据，而是利用设置晶体管的状态来决定逻辑状态所有的DRAM基本单位都是由

3、一个晶体管和一个电容器组成。内存至少要每64ms刷新一次，读之后也要刷新。静态随机存储器－SRAMAsyncSRAM异步静态随机存储器SyncBurstSRAM同步突发静态随机存储器PBSRAM（PipelineBurstSRAM)管道突发静态随机存储器－－在用现行的地址提供数据的同时能提前存取下一地址SRAM典型产品M6249动态存储器DRAMFPDRAMEDODRAM－－扩展数据输出(Extendeddataout——EDO）异步SDRAM同步PC100PC133DDRSDRAM（Double

4、DataRate）RambusDRAM－RDRAM只读存储器（ROM）工作时只可读不易失（断电不丢失数据）速度慢ROM存入数据称为编程掩模式只读存储器（ROM）一次编程只读存储器（PROM）多次改写编程的只读存储器EPROME2PROM一次只擦除一个字节(Byte)FLASH块擦除的阵列结构，ROM结构ROM应用程序的固化字符发生器数学函数表组合逻辑设计存储器容量扩展字长扩展（位扩展）将控制信号和地址信号并接地址扩展地址码的低位部分仍接到地址输入端，高位产生片选信号，接到芯片的片选端字长和地址同时

5、扩展例：将256X8Bits的ROM扩展成512×16Bits可编程逻辑器件PLDProgrammableLogicDevice泛指用户可以编程的器件一般含有与门阵列和或门阵列一次编程vs多次编程输出：TS、OC、R、OLMCPLDvsFPGAPLD逻辑表示法与门的缺省和悬浮PLD基本结构（一）与门阵列固定、或门阵列可编程－－PROM（二）与门阵列可编程、或门阵列固定连接（不可编程）可编程阵列逻辑PAL（三）与门阵列、或门阵列都可编程－－可编程逻辑阵列PLA注：P196图6.3.6应为“PLA结构

6、图）PLD的输出结构举例专用输出结构（基本组合输出结构）异步I/O输出结构寄存器输出结构其它输出结构含异或门的寄存器输出结构算术选通反馈结构输出逻辑宏单元OLMCPLD的分类PROM可编程只读存储器PAL可编程阵列逻辑熔丝（一次编程）GAL可编程通用逻辑阵列电擦除（多次编程>100）PLA可编程逻辑阵列熔丝、结破坏等（一次编程）FPGA现场可编程门阵列编程信息存在外部，使用时要先装入可编程逻辑器件的优点功能密度高设计灵活方便系统可靠性高保密性强可编程通用阵列逻辑GeneralArrayLogic-

7、GAL在PAL基础上发展而来与阵列可编程、或阵列固定输出功能可以自己定义E2COMS工艺，可多次编程有电子标签，可编程保密位与TTL器件兼容GAL16v8框图GAL通用结构输入缓冲器8个输出缓冲器（三态）8个与门阵列64×32输出反馈/输入缓冲器8个输出逻辑宏单元8个（含或门阵列）OLMC（OUTPUTLOGICMacroCell）时钟，选通OLMC结构OLMC组成8输入或门构成或门阵列异或门控制输出信号的极性（XOR为1时，输出反相）D触发器寄存数据，完成时序电路功能整个GAL16V8的CK、

8、OE共用四个多路器（由AC0，AC1控制）PTMUX：选择输入OMUX：选择输出TSMUX：选择输出三态门的控制信号FMUX：选择反馈信号OLMC的组态结构由SYN、AC0，AC1(n)控制101－专用输入模式100－专用输出模式111－选通组合输出模式010－时序模式011－在时序电路中的组合输出101－专用输入100－专用输出111－选通输出010－时序输出011－时序电路中的组合输出GAL编程原理先擦除原有数据P/V管脚（19）设为高电平Sdin管脚（9）为数据输入端（串行）