数字电路课程设计--数字钟

数字电路课程设计--数字钟

ID:11093538

大小:779.28 KB

页数:12页

时间:2018-07-10

数字电路课程设计--数字钟_第1页
数字电路课程设计--数字钟_第2页
数字电路课程设计--数字钟_第3页
数字电路课程设计--数字钟_第4页
数字电路课程设计--数字钟_第5页
资源描述:

《数字电路课程设计--数字钟》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、引言数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1、设计任务与要求设计一个多功能的数字钟。要求如下:1)时间以24小

2、时为一个周期;2)显示时、分、秒;3)具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;4)计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时;5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。2、方案的论证与选择数字钟实际上是一个对1HZ频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致,故需要在电路时行加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡电路构成数字钟,我这里采用的是555定时器和RC电路构成振荡器的方案。Page121)振荡器电路:一般来说,振荡器的频

3、率越高,计时的精度越高。在本次课程设计中,采用的是集成定时器555与RC组成的多谐振荡器,经过调整输出1000HZ脉冲。2)分频器电路:分频器电路将1000HZ的方波信号经1000次分频后得到1HZ的方波信号供秒计数器进行计数。分频器实际上也是计数器。3)时间计数器电路:时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器为60进制的计数器,时个位和时十位计数器为24进制的计数器。4)译码显示电路:译码显示电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供做够的工作电流,采用的是自带译码功能的数码管。

4、5)整点报时电路:一般时钟都具备整点报时电路功能,即在时间出现整点前10秒内,数字钟自动报时。作用方式是再整点前10秒内,出现奇数秒时报时灯发光,从而实现在最后十秒内闪烁5次。6)校时电路:由于数字钟的初始时间不一定是标准时间,而且在数字钟的运行过程中可能出现偏差,所以需要校时电路来对”时、分“显示数字进行校正。3、单元电路的设计和元器件的选择3.1、六进制计数电路的设计由于在EWB5.0这个仿真软件上面只找到了74160这个芯片,所以采用这个芯片来制作六进制、十进制、六十进制的电路,采用的是反馈清零法.以下为六进制主循环状态图:0000001

5、10100000101010010以下为六进制电路:Page123.2、十进制计数电路的设计下面为十进制的主循环状态图:00000101000100100011010010011000011101103.3、六十进制计数电路的设计Page123.4、时间计数电路的设计理论计算:555定时器的脉冲时间是由于RC充放电确定的。根据三要素公式:充电过程:充电时间:放电过程:放电时间:一个周期的时间:频率:首先确定C1=0.1uf,R2=5K,需要输出频率f=1KHZ,充放电时间为1ms,可以确定R1=4.65K.震荡电路图如下:Page123.5、校

6、正电路的设计时间校正电路是数字时钟不可缺少的部分,当数字时钟接通电源或者计时出现错误时。需要校正时间,校时时数字时钟的基本功能。按照设计要求,只需要设计对时和分进行校正。校正小时的电路和校正分钟的电路时一样的,方法是在分计数器和时计数器的计数信号输入端通过单刀双掷开关并入分频器所输出的1HZ的信号,当开关吧计数器的信号输入端与低一级的计数器进位信号连通时,数字钟正常工作;当开关把计数信号的输入端与分频器的输出,连通时,数字时钟处于校正状态;校正电路如下:上图为正常工作状态时,下图为校正状态时。3.6、时钟电路的设计Page12此电路由二个六十进

7、制、一个二十四进制的计数电路组成,使用1HZ的脉冲信号作为输入信号来测试,仿真电路图如下:3.7分频器设计分频器的实质就是计数器。分频器的功能就是将振荡电路所输出的频率1000HZ转换成为我们所需要的频率1HZ。可以选用三片74LS90进行串联,。因为555定时器产生1000HZ的信号,第一片74LS90的进位端输出100HZ,第二片进位端输出10HZ,第三片进位端输出1HZ。经过3次1/10分频后正好是1HZ,为标准的秒脉冲信号。分频器的电路图如下:3.8整点报时电路的设计一般的数字时钟都会具有整点报时的功能,其作用方式是在整点前的十秒内,出

8、现奇数读秒时报时灯发光,从而实现最后10秒内闪烁5次,以达到报时的目的。本次设计才用74LS151数据选择器选出整点前最后10秒内的奇数秒。这里可以采

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。