cpldfpga设计实践指导书

cpldfpga设计实践指导书

ID:11592587

大小:6.81 MB

页数:241页

时间:2018-07-12

cpldfpga设计实践指导书_第1页
cpldfpga设计实践指导书_第2页
cpldfpga设计实践指导书_第3页
cpldfpga设计实践指导书_第4页
cpldfpga设计实践指导书_第5页
资源描述:

《cpldfpga设计实践指导书》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、一、KHF-5型CPLD/FPGA实验开发系统1、系统概述实验箱由主板和下载板组成,能够满足工科院校开设CPLD/FPGA课程的实验需要,同时也可用作CPLD/FPGA应用系统。编辑方式有图形编辑,文本编辑,波形编辑,混合编辑等方式,硬件描述语言有AHDL,VHDL,Verilog-HDL等语言。配有模拟可编程器件ispPAC器件系列,突破传统的EDA实验箱一般只做数字电路实验的模式,用户可以在实验箱上通过模拟可编程器件进行模拟电子的开发训练。实验箱配有10个数码管,(包括6个并行扫描数码管和4个串行扫描数码管)。16个数据开关,4个脉冲开关,

2、数据开关和脉冲开关可配合使用,也可单独使用。A/D转换,采用双A/D转换,有常规的8位A/D转换器ADC0809,还可以配置位数较高,速度较快的12位A/D转换器MAX196。D/A转换器,采用高速DA芯片0800。通用小键盘,本实验箱提供16个微动开关(4X4),可方便的进行人机交互。具有单片机扩展槽,由于实验箱上的所有资源(如数码管、数据开关、小键盘等)都可以借用,因此通过此扩展槽可以开发单片机及单片机接口实验。外围扩展口,为了便于开发,本实验箱还预留一个40PIN的扩展槽,用以与外围电路的联接。下载板采用CPLD/FPGA芯片,具有芯片集

3、成度高、内部资源丰富、用户可用引脚多等显著优点,不易出现芯片内部资源尚有空余而芯片引脚已用完的情况。CPLD/FPGA下载板上包含断电芯片功能保持功能,并带有COM1、COM2、COM3、COM4四个50脚的插针,使下载板易于与主板连接起来。下载板上也可作为应用板使用。本实验装置在PC机上还配有一个专用下载程序(CPLDDN4),供用户下载程序。当串行通信电缆分别与下载板和PC机相连后,通过此界面可以实现在MAX+PLUS下编写的电路(如图形、波形、AHDL语言、VHDL语言编写的电路)进行下载、写EEPROM和读EEPROM。具有VGA接口、

4、USB接口、PS/2接口、语音接口。实验箱配有128×64字符型液晶屏一块。1632、硬件结构及原理图本实验箱由实验板和下载板两部分组成。下载板可以和主板配合完成数字电路及CPLD/FPGA的各种开发和实验,也可以单独做实际应用的应用板。且具有模拟可编程下载板、VGA/PS2接口板、USB接口板、点阵显示板。①.时钟源图1-2050MHz信号源本实验箱CPLD/FPGA芯片由50MHz晶振提供振荡频率,接至P183管脚。为了方便操作,还为系统提供了约1Hz—1MHz连续可调的时钟信号,接至CPLD/FPGA的P78脚,通过调节短路夹J1和J2来

5、改变其输出频率值。22.1184MHz的时钟信号接于CPLD/FPGA的80脚(P80)。 图1-21可调信号源163②.输入开关本实验箱中有16个数据开关(SW1——SW16),4个脉冲开关(KP1——KP4)。在通常状态下数据开关和脉冲开关为低电平。数据开关和脉冲开关可配合使用,也可单独使用。若二者配合使用,在数据开关为低电平时,按下脉冲开关则产生一个高电平脉冲;在数据开关为高电平时,按下脉冲开关则产生一个低电平脉冲。其中16个数据开关与CPLD/FPGA的管脚的连接情况依次为:SW1-P103,SW2-P104,SW3-P111,SW4-

6、P112,SW5-P113,SW6-P1114,SW7-P115,SW8-P116,SW9-P119,SW10-P120,SW11-P121,SW12-P122,SW13-P125,SW14-P126,SW15-P127,SW16-P128。同时与数据开关和CPLD/FPGA相应引脚相连的还有16个LED发光二极管,可以作为输出使用。在作为输出时,不论数据开关和脉冲开关为高电平还是低电平,均不影响其状态。图1-22脉冲开关163脉冲开关(KP1——KP4)与CPLD/FPGA的管脚的连接情况依次为P103,P104,P111,P112与数据开关

7、SW1—SW4复用CPLD/FPGA管脚。脉冲开关经RS触发器去抖动之后,便可实现在数据开关为高电平时产生一个负脉冲,在数据开关为低电平时产生一个正脉冲。此电路适合作计数器,暂存器的脉冲输入。③.数码管显示本实验箱有10个数码管(SEG1——SEG10),采用共阴极8段LED显示。其中SEG1——SEG2采用静态显示方式,SEG3——SEG10采用动态扫描显示方式。数码管SEG1——SEG10与CPLD/FPGA的对应管脚接法为:图1-24数码管显示原理图SEG1(a,b,c,d,e,f,g,p)——P161(D4),P162(D5),P163

8、,P164(D6),P166(D7),P167,P168,P169。SEG2(a,b,c,d,e,f,g,p)——P170,P172,P173,P17

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。