计算机组成原理组成样卷b卷答案

《计算机组成原理组成样卷b卷答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、由魅力杭电（www.hdubbs.com）收集整理组成样卷B卷_答案 杭州电子科技大学学生考试卷（B）卷答案一．单项选择题（20分，每题1分）1．D             2.     C               3.     C               4.     D               5.     C6. D               7.     A               8.     D               9.     B               10.   D11.B               12.   D   

2、            13.   A               14.   B               15.   C16.C               17.   B               18.   A               19.   A               20.   D二．填空题（15分，每空1分）1．  控制器中有若干个专用寄存器，__IR_寄存器用来存放指令，  PC 用来指出指令地址。微程序控制器中微程序存放于  控存（CM） 。2．  半导体RAM通常分为SRAM和DRAM，主要区别在于：前者是用 双稳态触发器      

3、            来存储信息的，而后者是用  极间电容  来存储信息的，前者与后者相比，速度快，价格高。3．  从 主存     取出一条指令并执行完这条指令的时间，称为指令周期。指令系统是指          一台计算机中所有机器指令的集合     。4．  在微程序控制器中，指令译码器的作用是产生指令的微程序入口地址      。5．  控制器由专用寄存器、指令译码器、 时序系统    、 操作控制器      构成，控制器的功能是 取指令   、 分析指令   、   执行指令  、处理特殊请求和异常情况。6．  微指令的格式可以分为 水平型  微指令和 垂

4、直型  微指令，前者并行处理能力强，但微指令字长  长  。三．计算题（18分）1．  （18分）设浮点数的格式为：阶码5位，包含一位符号位，尾数4位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符（1位）阶码（4位）数符（1位）尾数（4位）则按上述浮点数的格式：① （2分）若数Z的浮点数的16进制形式为0ABH，求Z的十进制的真值。[Z]浮＝0，0101 0.1011 Z＝0.1011×2＋5＝10110  Z＝22② （4分）若（X）10=15/32，（Y）10=-1.25，则求X和Y的规格化浮点数表示形式。X＝0.01111   X＝0.1111×2－1

5、   【X】浮＝1,1111 0.1111Y＝－1.01   Y＝－0.1010×2＋1   【Y】浮＝0,0001 1.0110③ （5分）求（要求用补码计算，列出计算步骤）。由魅力杭电（www.hdubbs.com）收集整理    ④ （7分）求[X*Y]（要求阶码用补码计算，尾数用补码BOOTH算法计算，列出计算过程和算式）。 四．综合设计题（47分）1．  （20分）某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）

6、        （2分）若该机主存采用16K×1位的DRAM芯片（内部为128×128阵列）构成最大主存空间，则共需 32      个芯片。若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为 1/64     ms。（2）        （4分）若为该机配备1K×8位的Cache，每字块4字节，采用4路组相联映象，则主存地址中字段块内地址  2 位，字段Cache组地址   6   位，字段高位标记 8  位。若主存地址为1234H，则该地址映象到的Cache的第  12H    组。（3）        （4分）若CPU执行一段时间时，Cache完成存取的

7、次数为2400次，主存完成的存取次数为100次，已知cache的存储周期为20ns，主存的存储周期为100ns。则Cache/主存系统的平均访问时间为23.2或 24ns，Cache/主存系统的效率为86.2%或83.3%。（4）        （10分）若用若干个8K×4位的SRAM芯片形成24K×8位的RAM存储区域，起始地址为2000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM的地址范围，并画出SRAM与CPU的连接图（请标明SRAM芯片个数、译码器的输入输出线、地址线、数据