基于fpga的高精度脉冲宽度测量大学学位论文.doc

基于fpga的高精度脉冲宽度测量大学学位论文.doc

ID:11781033

大小:758.50 KB

页数:19页

时间:2018-07-14

基于fpga的高精度脉冲宽度测量大学学位论文.doc_第1页
基于fpga的高精度脉冲宽度测量大学学位论文.doc_第2页
基于fpga的高精度脉冲宽度测量大学学位论文.doc_第3页
基于fpga的高精度脉冲宽度测量大学学位论文.doc_第4页
基于fpga的高精度脉冲宽度测量大学学位论文.doc_第5页
资源描述:

《基于fpga的高精度脉冲宽度测量大学学位论文.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、中南民族大学毕业论文(设计)学院:电子信息工程学院专业:通信工程年级:2011题目:基于FPGA的高精度脉冲宽度测量学生姓名:╳╳╳学号:╳╳╳╳╳指导教师姓名:╳╳职称:副教授2015年5月26日中南民族大学本科毕业论文(设计)原创性声明本人郑重声明:所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外,本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。作者签名:年月日注:本页放在学位论文封面后,目录前面目录摘要1A

2、bstract11、引言22、脉冲及脉冲参数测量的理论与定义22.1脉冲的简单定义22.2脉冲参数的简单定义22.3脉冲宽度测量的背景及实际意义33、常用的脉冲宽度测量方法介绍33.1用示波器直接测量脉冲宽度33.2基于定时/计数器测量脉冲宽度的一般原理及采用的方法43.3基于单片机的脉冲宽度测量53.4基于FPGA的脉冲宽度测量53.5脉宽测量方案比较及确定64、基于FPGA脉宽测量的相关技术与开发工具64.1EDA的简单介绍及主要特征64.1.1EDA的简单介绍64.1.2EDA的主要特征74.2FPG

3、A的基本结构84.2.1可编程逻辑块CLB84.2.2输入/输出模块IOB84.2.3可编程互连资源IR94.3开发工具QuartusII简介95、基于FPGA的脉冲宽度测量的总体设计105.1基本原理105.2系统总框图105.3QuartusII设计流程116、测量方案详细设计及仿真结果116.1数字移相技术116.2测量方案详细设计136.3测量方案仿真结果147、总结15致谢15参考文献16基于FPGA的高精度脉冲宽度测量摘要本次设计采用了基于数字移相技术结合FPGA的脉冲宽度测量方法。即通过FPG

4、A内部锁连环模块的延时功能对时钟信号CLK0进行处理,依次移相900,形成另外三路时钟信号CLK90,CLK180和CLK270,分别使用以上四路时钟信号驱动思路计数器对待测脉冲进行测量。然后在Altera公司的QuartusII7.2环境下选用StratixIII系列的EP3SE50F484C2芯片进行设计仿真。首先,利用QuartusII提供的锁相环模块(PLL)生成四路一次相差900相位的250MHz的时钟信号,然后利用QuartusII提供的计数模块(COUNTER)产生四个计数模块,分别由计数时钟

5、信号CLK0,CLK90,CLK180和CLK270驱动,在脉冲宽度内进行计数。利用QuartusII提供的加法器模块(ADD)对四个计数值进行相加,加法器最后输出的数值就是测量得到的脉冲宽度。仿真出的三路信号中,测量误差均在1ns以内,故而测量误差为ns量级,达到设计要求。关键词:脉冲宽度、脉冲计数法、EDA技术、FPGA、QuartusII。MeasurementofpulsewidthbasedonFPGAAbstractThedesignusesadigitalphaseshifttechnolog

6、ycombinedwiththepulsewidthmeasurementmethodofFPGA.TheFPGAthroughinternallockserialmoduledelayfunctionofCLK0clocksignalprocessing,followedbyphaseshifting900,formingthreeotherclocksignalCLK90,clk180,andCLK270,respectively,usingtheabovefourclocksignaldrivingi

7、deascountertreatthemeasuredpulseweremeasured.Then,theIIIQuartusseriesEP3SE50F484C2StratixisdesignedandsimulatedintheIIAltera7.2environment..First,usingtheQuartusIIphase-lockedloopmodule(PLL)generationQuadadifferenceof900phase250MHzclocksignal,andthenusethe

8、QuartusIIprovidesthecountingmodule(counter)producedfourcountingmodule,respectivelybythecountoftheclocksignalCLK0,CLK90,clk180,andCLK270drive,inpulsewidthwerecounted.Thesumofthelastoutputoftheadderismeasuredby

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。