计数式8位ad转换器 设计

计数式8位ad转换器 设计

ID:12100389

大小:229.00 KB

页数:12页

时间:2018-07-15

计数式8位ad转换器 设计_第1页
计数式8位ad转换器 设计_第2页
计数式8位ad转换器 设计_第3页
计数式8位ad转换器 设计_第4页
计数式8位ad转换器 设计_第5页
资源描述:

《计数式8位ad转换器 设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、班级:电气1096姓名:王荣飞学号:22课题:计数式8位AD转换器的设计与制作计数式8位A/D转换器的设计与制作1、设计目的:1.1培养理论联系实际的正确设计思想,训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。1.2学习较复杂的电子系统设计的一般方法,提高基于模拟、数字电路等知识解决电子信息方面常见实际问题的能力,由学生自行设计、自行制作和自行调试。1.3进行基本技能训练,如基本仪器仪表的使用,常用元器件的识别、测量、熟练运用的能力,掌握设计资料、手册、标准和规范以及使用仿真

2、软件、实验设备进行调试和数据处理等。1.4培养学生的创新能力。2、设计要求:2.1电源外接±5V;2.2输出数字量8位;2.3误差1LSB;2.4带转换开始控制;2.5输入电压直流电压0~4V;2.6主要单元电路和元器件参数计算、选择;2.7画出总体电路图;2.8安装自己设计的电路,按照自己设计的电路,在通用板上焊接。焊接完毕后,应对照电路图仔细检查,看是否有错接、漏接、虚焊的现象;2.9调试电路;2.10电路性能指标测试;2.11提交格式上符合要求,内容完整的设计报告;元器件列表:12班级:电气10

3、96姓名:王荣飞学号:22课题:计数式8位AD转换器的设计与制作555定时器、100欧电阻*2、C473、74161*2、74LS00、DAC0832、LM324、20K电SM410363、474电容、MC4553、4511、LM324、1k欧电阻*3、2k欧电阻、6.2k欧电阻、双向开关一个、导线若干。3、设计内容3.1总体设计输入直流电压比较器D/A转换计数脉冲产生电路控制电路二进制计数器十进制计数器译码显示电路3.1.1总体原理计数式8位A/D转换器是由555定时器构成的多谐振荡器,产生的方波信

4、号通过74LS00与非门电路将信号与比较器中输出信号处理后送往由两个74161构成的计数器构成的控制电路,方波出现一次上升沿,计数器由零开始向上计数,再由控制电路将信号发送至DAC0832数模转换器,数摸转换器连续的将计数值转换为电压信号,输出的信号再通过LM324构成的比较器与20K的电位器产生的输入电压进行比较,当输入电压大于数模输出电压时,计数器继续计数,直到两者相等的瞬间才停止计数,保存在计数器内的数即代表输入电压值。3.2部分设计3.2.1信号发生器信号发生器原理图如下图所示,它是由555定

5、时器构成的多谐振荡器,电源接通瞬间,电容充电,当电容C473充电到两端电压为2/3的Vcc时,触发器复位,Vo为低电平,电容C473放电,,当两端电压下降到1/3的Vcc时,触发12班级:电气1096姓名:王荣飞学号:22课题:计数式8位AD转换器的设计与制作器又被复位,Vo翻转为高电平。从而使信号发生器产生方波信号。555定时器它是一种时基电路,它12班级:电气1096姓名:王荣飞学号:22课题:计数式8位AD转换器的设计与制作是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便,只需外接少量的

6、阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。由于555内部的比较器灵敏度较高,而且采用差分电路方式,他的振荡频率受电源电压和温度变化的影响很小。以下是555定时器的原理图和引脚图:图三555计时器的管脚图3.2.274LS00(a)(b)74LS00的管脚图如下图所示:图四74LS00管脚图产生的方波与比较器输出的电压再经过74LS00的一个与非门,输出的信号再输入控制电路。将另两个与非门开关与74LS00中的两个与非门以及两个10k欧电阻构成基本RS触发器,

7、用于x输入,主要起清零作用。结构图如下图所示:12班级:电气1096姓名:王荣飞学号:22课题:计数式8位AD转换器的设计与制作图五基本RS触发器3.2.3控制电路控制电路是由两个74161计数器串联构成的,以串行进位的方式连接,其中,片1的进位输出信号RCO直接作为片2的计数脉冲CP,显然这是一个异步计数器。片1片2的使能端ET=EP=1,因而它们总是处于计数状态,随着方波脉冲的输入,逐渐向上计数。控制电路的原理图如下图所示:图六12班级:电气1096姓名:王荣飞学号:22课题:计数式8位AD转换器

8、的设计与制作图七上图为TTL集成同步4位二进制递增计数器74161的引脚排列和逻辑功能示意图。74161是模24(四位二进制)同步计数器,具有计数、保持、预置、清0功能。它由四个JK触发器和一些控制门组成,其中CP是计数输入脉冲,上升沿有效;Q0~Q3是计数输出端,Q3为最高位;CO是进位信号输出端;D0~D3为预置数并行输入端;CTT和CTP是工作状态控制端。3.2.4D/A转换器DAC0832DAC0832是采用CMOS工艺制成的单片电流输出型8位数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。