课程设计论文主体页眉页脚

课程设计论文主体页眉页脚

ID:12378958

大小:581.00 KB

页数:14页

时间:2018-07-16

课程设计论文主体页眉页脚_第1页
课程设计论文主体页眉页脚_第2页
课程设计论文主体页眉页脚_第3页
课程设计论文主体页眉页脚_第4页
课程设计论文主体页眉页脚_第5页
资源描述:

《课程设计论文主体页眉页脚》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、吉林建筑大学城建学院电气信息工程系课程设计第1章绪论1.1设计目的1.了解数字钟的原理,从而学会制作数字钟。2.了解各种在制作中用到的中小规模集成电路的作用及实用方法。3.进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。4.通过理论与实践相结合,提高分析问题和解决问题的能力。5.学会使用规范、标准及有关设计资料。6.初步掌握设计步骤和基本内容,掌握编写设计说明书的基本方法。1.2设计的主要内容1.设计制作一个数字电子钟。2.数字电子钟由组合逻辑电路和时序电路组成。3.各用2位数码管显示时、分、秒。4.具有手动校时、校分功能,可以分别对时、分进行单独校时。

2、5.为了保证计时的稳定及准确,须由晶体振荡器提高时间基准信号。1.3设计的要求1.能够按照要求独立完成课程设计部分;2.学会查阅技术手册和文献资料;3.进一步熟悉常用集成电路的设计方法;4.初步掌握电路的调试技能和故障排除方法;5.填写设计任务书,撰写课程设计论文。第13页共16页吉林建筑大学城建学院电气信息工程系课程设计第2章方案分析2.1方案一图2-1方案一原理图在此方案电路的校时开关中,电路存在开关抖动问题,使电路无法正常工作。所以在本次设计中,不选择方案一。第13页共16页吉林建筑大学城建学院电气信息工程系课程设计2.2方案二图2-2方案二原理图此方案不存在

3、开关抖动问题,可保持电路正常工作。所以,此次设计选择方案二。第13页共16页吉林建筑大学城建学院电气信息工程系课程设计第3章功能原理3.1设计原理数字电子钟是一个将“时、分、秒”显示于人的视觉器官的计时装置。除计时外,还具有校时、报时等功能。一个基本的数字电子钟主要由译码显示器,“时、分、秒”计数器,校时电路,报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号发生器是整个系统的时基信号,它直接决定计时系统的精度,一般由振荡器加分频器来实现。将标准秒信号送入“秒计数器”,每累计60秒发出一个“分脉冲

4、”信号,该信号将作为“分计数器”的时钟脉冲。每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”,“时计数器”采用24进制计时器,可实现对一天24小时的累计。图3-1数字电子钟原理框图第13页共16页吉林建筑大学城建学院电气信息工程系课程设计3.2电子钟构成555振荡器电路:振荡器电路给数字钟提供一个频率稳定准确的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了振荡器电路。采用由集成电路定时器555与RC组成的多谐振荡器,使得振荡频率f=1Hz。图3-2555振荡器电路图分频器电路:分频器本质上是由电容器和电感线圈

5、构成的LC滤波网络,高通滤波器只让高频信号通过而阻止低频信号。低通滤波器只让低频信号通过。图3-3分频器电路图时间计数器电路第13页共16页吉林建筑大学城建学院电气信息工程系课程设计:计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路。计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能。译码驱动电路:译码是编码的逆过程。译码器是一种多输入多输出的组合逻辑电路,负责将二进制代码翻译为特定的对象。数码管:数码管是一种半导体发光器件,其基本单元是发光二极管,用来显示数字。第13页共16页吉林建筑大学城建学院电气信息工程系课程设计第4章功能

6、模块4.1振荡电路多谐振荡器也称无稳态触发器,它没有稳定状态,同时无需外加触发脉冲,就能输出一定频率的矩形波形(自激振荡)。用555实现多谐振荡,需要R1,R2和电容,并接+5V的直流电源。图4-1555振荡器电路图4.2CD40110工作原理CD40110为十进制可逆计数器/锁存器/驱动器,具有加减计数,计数器状态锁存,七段译码输出等功能能。这次设计用到CD40110的加计数、七段译码输出功能。CD40110有2个计数时钟输入端CPu和CPd,分别用作加计数时钟输入和减计数时钟输入。CD40110的进位输出CO和借位输出BO一般为高电平,当计数器从9~0时,BO输

7、出脉冲,当计数器从0~9时,CO输出脉冲,以此利用CO端可以实现大于10进制的计数功能。第13页共16页吉林建筑大学城建学院电气信息工程系课程设计图4-2CD40110引脚图CD40110各引脚功能:BO进位输出端;CO借位输出端;CPd减计数器时钟输入端;CPu加计数器时钟输入端;CR清除端;CT计数允许端;LE锁存器预置端;VDD正电源;VSS地;Ya-Yg锁存译码输出端。4.3秒计数电路秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器CD40110设计10进制计数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。