课程设计---数字测速系统设计

课程设计---数字测速系统设计

ID:12397023

大小:213.50 KB

页数:15页

时间:2018-07-16

课程设计---数字测速系统设计_第1页
课程设计---数字测速系统设计_第2页
课程设计---数字测速系统设计_第3页
课程设计---数字测速系统设计_第4页
课程设计---数字测速系统设计_第5页
资源描述:

《课程设计---数字测速系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、华南农业大学电子技术课程设计数字测速系统设计张荣春200730580331郑达伟200730580332郑晓胜200730580333周滨彬200730580334班级:电子信息3班组别:11指导教师:郭云志2009年6月15目录1.设计任务及指标………………………………………………………………31.1设计任务………………………………………………………………………31.2设计要求………………………………………………………………………32.数字测速电路设计………………………………………………………………32.1系统框图…

2、……………………………………………………………………32.2二位数码管计数显示电路的设计……………………………………………42.3锁存器电路的设计……………………………………………………………52.4输入信号分频电路的设计……………………………………………………62.5清零信号电路的设计…………………………………………………………82.6报警功能电路的设计…………………………………………………………82.7整形电路设计…………………………………………………………………93.故障处理…………………………………………………

3、………………………103.1故障一…………………………………………………………………………113.2故障二…………………………………………………………………………113.3故障三…………………………………………………………………………113.4故障四…………………………………………………………………………124.实验数据和误差分析……………………………………………………………135.课程设计的收获、体会和建议…………………………………………………135.1收获及体会……………………………………………………………………1

4、35.2实验建议………………………………………………………………………136.参考文献…………………………………………………………………………147.附录………………………………………………………………………………15附录A………………………………………………………………………………15附录B………………………………………………………………………………15151.设计任务及要求1.1设计任务设计并制作测量电机转速的数字测速系统1.测量转速可达0—40转/秒;2.转速测量精度不得低于90度/秒;3.输出转速由数码管显示;

5、4.低速报警(速度低于设定值时,启动蜂鸣器报警,速度升高到设定值以上时,自动关闭蜂鸣器)。1.2设计要求1.画出电路原理图(或仿真电路图);2.元器件及参数选择;3.编写设计报告写出设计的全过程,附上有关资料和图纸,有心得体会。2.数字测速系统电路设计数字测速系统电路从原理上来说可分为几个部分:最基础的计数显示功能,计数的清零锁存,输入信号的分频,报警功能电路的实现,清零信号的设计,以及波形的整形。设计时必须一步一步来,逐步检查错误,逐步实现功能,最后再进行所有部分的组合设计。2.1系统框图:图1系统框图2.2二位数码

6、管计数显示电路的设计选择CD4511作为显示译码电路;选择LED数码管作为显示单元电路。由CD451115把输进来的二进制信号翻译成十进制数字,再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片,再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。由于电机的转速达到二位数,因此必须用二位十进制计数显示。二位十进制计数器,就要有两组的计数—译码—显示电路,低位数向高位数进位,是从低位QD端引出,接上高位计数计中的输入端A,当低位

7、的计数溢出时,能够自动向高位进位,这样能实现的计数为0—99。图2二位数码管显示电路2.3锁存器电路的设计15由于电机的转速比较快,则1秒内的脉冲数比较多,而系统要求数码管内即时显示电机的转动速度,也就是1秒内产生的脉冲数,所以设计的电路要求能在1秒内测速,然后清零,并且保存这1秒内所测得的速度。这时就需要用到74LS373芯片。芯片的原理如下:当三态允许控制端OE为低电平时,O0~O7为正常逻辑状态,可用来驱动负载或总线。当OE为高电平时,O0~O7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受

8、影响。当锁存允许端LE为高电平时,O随数据D而变。当LE为低电平时,O被锁存在已建立的数据电平。D0—D7是输入端,O0—O7是输出端,分别连接74LS90计数器输入的信号和CD4511的输入端,如下图所示:图3锁存电路2.4输入信号分频电路的设计因为我们的转盘设计的是四个孔,即当转盘转了一个圈时,输出的是4个方波信号,而我们要的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。