基于tmsdm的音视频编解码系统硬件设计_图文

基于tmsdm的音视频编解码系统硬件设计_图文

ID:12731258

大小:1.09 MB

页数:61页

时间:2018-07-18

基于tmsdm的音视频编解码系统硬件设计_图文_第1页
基于tmsdm的音视频编解码系统硬件设计_图文_第2页
基于tmsdm的音视频编解码系统硬件设计_图文_第3页
基于tmsdm的音视频编解码系统硬件设计_图文_第4页
基于tmsdm的音视频编解码系统硬件设计_图文_第5页
资源描述:

《基于tmsdm的音视频编解码系统硬件设计_图文》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于TMS320DM642的音视频编解码系统硬件设计_图文  浙江大学  硕士学位论文  基于TMS320DM642的音视频编解码系统硬件设计  姓名:马海杰  申请学位级别:硕士  专业:信号与信息处理  指导教师:刘云海  20050201  浙扛大学硕“卜学位论义  电平时,SDA线由低电平向高电平切换表示停IE条件。起始和停止条件一般由主机产生。总线在起始条件后被认为处于忙韵状态。在停l}条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始(sr)条件而不产生停止条件,总线会一赢处下忙的状态。此时的起始条件(S)和重复起始(Sr)条件在功能上是

2、一样的。  (3)传输数据。  发送NSDA线上的每个字节必须为8位。每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响廊1:{)=。首先传输的是数据的最高侥(MSB)见图3-11。如果从机要完成一些其他功能后(例如一个内部中断服务程序)才能接收或发送F一个完耘的数据字节,可以便时钟线SCL保持低电平迫使主机进入等待状态。当从机准备好接收卜一个数据字节并释放时钟线SCL后,数据传输继续。  数据传输必须带响应。相关的响廊时钟脉冲由主机产生,在响应的时钟脉冲期间,发送器释放SDA线(商)。在响应的时钟脉冲期间接收器必须将SDA线拉低,使它在这个时钟脉冲的

3、高电平期间保持稳定的低电平。当然必须考虑建立和保持时间。通常,被寻址的接收器在接收到的每个字节后除了用CBUS地址开头的报文必须产生一个响应。  当从机不能响应从机地址时(例如它正在执行一些实时函数不能接收或发送),从机必须使数据线保持高电平。主机然后产生一个停J|:条什终『r传输或肴产生重复起始条件开始新的传输。如果从机接收器响应了从机地址但是在传输了一段时间厅彳不能接收更多数据字节主机必须再一次终止传输。这个情况“{从机挂第一个字铃后投有产生蛹应来表示。从机使数据线保持高电平,主机产生一个停止或重复起始条件。  如果传输中有主机接收器,它必须通过在从机不产

4、生时钟的最后一个字节不产生一个响应,向从机发送器通知数据结束。从机一发送器必须释放数据线,允许主机产生~个停IE或重复起始条件。  一书F!.[x二X::【叉二]厂~【二[]C:二I][=:环  !■t一器曹篇隘留学翻龋溉.!”:  爪婪惫嚣二u黔…。辔j-^CK叫鼢L=J  gd3.1112c总线数据传输圈  §3.3.2外部存储器及其周边设备  §3.3.2.1外部存储器SDRAM设计  浙江人学硕l’学位论文  各种型号的DSP的片内存储器容量不等,有4MB、2MB、1MB不等:都提供具有4G的寻址能力的32位的外部地址总线;当内部存储器容量不足时,就可

5、以利用该总线实现与外部存储器如SRAM(静态随机存储器)、SDRAM、FLASH(I),']存)等的连接。其中sDRAM由于容量大、价位低的特点,正被,1泛采用。  EMIF中存在一组存储器映射寄存器(memory.mappedregister)(21’2.21,通过设置这些寄存器来完成对EMIF的控制,包括配置各个空间上的存储器类型,设置相应的接121时序等。这些寄存器如表3.5。  表3.5EMIF寄存器  地址(Byte)  01800000h  01800004h  01800008h  0180000Ch  01800010h  01800014h 

6、 01800018h  0180001Ch寄存器名EMIF全局控制寄存器EMIFCEl空间控制寄存器EMIFCE0空间控制寄存器保留EMIFCE2空间控制寄存器EMIFCE3空间控制寄存器EMIFSDRAM控制寄存器EMIFSDRAM时序控制寄存器  其中,全局控制寄存器完全对整个片外存储空间的公共参数的设置,四个CE空间控制寄存器分别控制相应存储空间的接口参数。另外两个SDRAM寄存器负责控制所有属于SDRAM空间的存储接口情况。图3一12和图3—13给出了全局控制寄存器和CEx空间控制寄存器的位结构,全局控制寄存器中与SDRAM有关的控制域为SDCEN(S

7、DCLK输出使能),CLK2EN(CLKOUT2输出使能),MTYPE(存储器类型设置)。  图3.I2EMIF争局拧制寄存{j{}  31282722212。1916  RtW-1tll触W-’1H11RA'Y-II#WV一1111  圈3.I3EMIFCEx审问控制寄存器  SDRAM是SynchronousDynamicRAM的缩写。动态存储中同步技术的出现,使得读写速度从以往的60ns~70ns提升到了目前的6ns~7ns・提高了将近10倍。在图像处理等需要大容量存储器的应用场合,sDRAM可以提供非常高的性价比。  29  浙江大学硕士学位论文  本

8、系统采用2片MT48Lc4M3282.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。