资源描述：
《大学毕业论文-—基于modelsim的dma控制器的设计.doc》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、理工大学学士学位论文摘要DMA是直接存储器存取方式，即(DirectMemoryAccess)方式的缩写，存储器与I/O设备之间的数据传送在DMA控制器(又称DMAC)的管理下直接进行，而不经过CPU。DMA方式适用于高速传送成组数据。DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断方式向CPU报告传送操作的结束。DMA方式的主要优点是传输速度快。由于CPU根本不参加传送操作，因此就省去了CPC取指令、取数、送数等操作。目前由于大规模集成电路工艺发展，很多厂家直接生产大规模集成电路的DMA控制器，虽然DMA控制器复杂程度差不多接
2、近于CPU，但是用起来非常方便。本文在基于VerilogHDL设计DMA控制器时，采用的是Top-Down的设计方法。DMA控制器电路系统是由数据寄存器、地址产生器、状态控制器三个子模块组成，并且整个DMA控制器电路系统的编译、仿真是在对三个子模块分别进行编译、仿真的基础上完成的。关键词：DMA控制器；Verilog；Modelsim；仿真IV理工大学学士学位论文AbstractDMAisadirectmemoryaccessmode,namely(DirectMemoryAccess)theabbreviation,betweenthememoryandI/O
3、devicestransmitdataovertheDMAcontroller(DMAC)undermanagementdirectly,withoutpassingthroughtheCPU.DMAissuitableforhighspeedtotransmitdata.TheDMAcontrollertothememoryaddressandcontrolsignals,modifyaddress,countingonthetransferoftheword,andinordertointerruptthereporttoCPUtransferoperati
4、on.ThemainadvantagesoftheDMAmethodisfasttransmissionspeed.BecauseCPUdoesnotparticipateinthetransferoperation,thuseliminatingtheCPCinstructionfetch,access,sendafewoperation.Atpresent,duetothelargescaleintegratedcircuittechnologydevelopment,thedirectproductionofDMAcontrollerLSImanymanu
5、facturers,althoughtheDMAcontrollercomplexityalmostclosetoCPU,butitisveryeasytouse.Inthispaper,thedesignofDMAcontrollerbasedonVerilogHDL,usingtheTop-Downthedesignmethod.TheDMAcontrollercircuitsystemiscomposedofdataregister,addressgenerator,stateacontrollercomposedofthreemodules,andthe
6、compiler,simulationoftheentireDMAcontrollercircuitsystemandarecompiled,basedonthesimulationandsynthesisofthreesub-modules.Keywords:DMAcontroller；Verilog；Modelsim；simulationIV理工大学学士学位论文目录1绪论11.1DMA控制器的研究意义及背景11.2DMA控制器国内外发展状况11.3本文所做的工作及主要内容21.4篇章结构22DMA控制器的基本理论42.1基本的DMA控制器42.1.1DMA控
7、制器的基本功能42.1.2DMA控制器的基本组成52.1.3DMA控制器的传送方式62.1.4DMA控制器的传送过程82.1.5DMA控制器的传送状态102.1.6DMA操作的基本方法102.2选择型和多路型DMA控制器122.2.1选择型DMA控制器122.2.2多路型DMA控制器132.3DMA控制器在现实中的应用143DMA控制器的行为级设计173.1设计方案173.1.1设计说明173.1.2运行环境及设计功能要求183.1.3DMA控制器设计的相关组件183.2DMA控制器功能模块划分193.3功能模块的行为级设计及VERILOGHDL描述203.3.
8、1数据寄存器的行为级描述
