多功能数字钟数字逻辑系统设计

多功能数字钟数字逻辑系统设计

ID:13069084

大小:975.00 KB

页数:15页

时间:2018-07-20

多功能数字钟数字逻辑系统设计_第1页
多功能数字钟数字逻辑系统设计_第2页
多功能数字钟数字逻辑系统设计_第3页
多功能数字钟数字逻辑系统设计_第4页
多功能数字钟数字逻辑系统设计_第5页
资源描述:

《多功能数字钟数字逻辑系统设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、题目:多功能数字钟院校:华侨大学厦门工学院专业:09级电气工程及自动化5班学生姓名:黄宇鸿学号:0902105013指导老师:解源老师课题时间:2011/5/14~2011/6/32011年5月31日设计任务书设计目的:使我们在学习完《电子技术基础》上,更加牢固深化和巩固数字逻辑电路的基本概念;系统地掌握逻辑电路的分析和设计方法;熟悉一些典型的、有代表性的线路及其应用特性;通过此次亲自动手设计课程实验,培养设计与调试数字电路的能力。为学好后续课作好准备。设计内容:1、设计具有“分”、“时”十进制数字显示的电

2、子钟。2、小时的计时为24进制,分(秒)的计时为60进制。3、具有时间校对功能,分别对“分”、“时”进行校对。4、采用74系列中小规模集成器件。所需器件:(个人用)1、集成芯片:74LS48(4片)、74LS160(4片)、74LS00(2片)、74LS04(1片)、NE555(1片)、共阴七段数码管(4个)。2、元器件:电容:电解电容(10μF1个)、瓷片电容(10nF3个)。3、电阻:3.3kΩ(2个)、15kΩ(1个)、68kΩ(1个)。4、其他器件:面包板(4块)、导线(红、白线若干)、LED红色发

3、光二极管(1个)。5、制作工具:镊子,钳子,万用表,试验用可调直流电源。设计正文一、系统概述:1.1设计背景与意义:随着人类的进步科学技术的发展,时间观也越来越被人们重视,而能够准确的知道时间能够提高人们的工作效率,能更好的在规定的时间内完成所规定的工作。因此能有随时随地的知道当前时间是非常重要的。随着科学技术的发展,单片机技术的不断完善,使得数字钟得设计变得更加灵便、更加简单、功能更加完善、计时更加准确。1.2总体方案设计:根据系统设计的要求和设计思路,确定该系统的设计结构。如下图。硬件电路主要由74系列

4、集成块、集成定时器NE555、共阴七段数码管显示、LED二极管构成。如下附图。1.3相关方案的比较说明:方案一:采用6个阴七段数码显示器,应用器件于接线较多,较为繁琐,但计时相对准确,符合课程设计要求。如下附图:方案二:采用4个阴七段数码显示器,应用器件较少,接线较为简单,具有体积小,集成度高,可靠性能好,易于扩展等优点,又符合课程设计要求。如下附图:综上所示,在这个设计中,考虑到同学们对于各个元器件的应用熟练度,以及购买器件总价等因素,班级统一决定选择以方案二为模板进行课程设计。二、单元电路设计与分析:2

5、.1时钟脉冲电路—NE555单元电路:如下附图工作原理:5脚经0.01uF电容接地,比较器C1和C2的比较电压为:UR1=2/3VCC、UR2=1/3VCC。当VI1>2/3VCC,VI2>1/3VCC时,比较器C1输出低电平,比较器C2输出高电平,基本RS触发器置0,G3输出高电平,放电三极管TD导通,定时器输出低电平。当VI1<2/3VCC,VI2>1/3VCC时,比较器C1输出高电平,比较器C2输出高电平,基本RS触发器保持原状态不变,555定时器输出状态保持不来。当VI1>2/3VCC,VI2<1/

6、3VCC时,比较器C1输出低电平,比较器C2输出低电平,基本RS触发器两端都被置1,G3输出低电平,放电三极管TD截止,定时器输出高电平。当VI1<2/3VCC,VI2<1/3VCC时,比较器C1输出高电平,比较器C2输出低电平,基本RS触发器置1,G3输出低电平,放电三极管TD截止,定时器输出高电平。2.2计数器单元电路—74LS160:74LS160功能表如下图:74LS160构成秒的六十进制计数器:数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成,“时”信号产生电路为二十四进制计数器。它们都

7、可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能,也可以构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器,因此需用两片74LS160就可以构成六十进制计数器了。集成电路74LS160芯片的电路其中(如图3)CP为时钟脉冲输入端,D0、D1、D2、D3为预置数输入端,  为置数控制端,  为异步复位端,二者均为低电平有效;Q0、Q1、Q2、Q3为计数器的输出端。 74LS160管脚排列图(如右图)a:计数功能: 当 = =CTP=CTT=1,

8、CP=CP↑时,实现计数功能。 b:同步并行置数功能: 当 =1时,预置控制端 =0,并且 CP=CP↑时,Q3Q2Q1Q0= D3D2D1D0,实现同步预置数功能。 c:保持功能: 当 = =1且CTP•CTT=0时,输出Q3Q2Q1Q0保持不变。 d:异步清零功能: 秒个位计数器47LS160被接成十进制计数器,其置数输入端A、B、C、D(3脚4脚5脚6脚)接低电平,LD、ENT、ENP(9脚10脚7脚)接高

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。