数电综合实验实验报告

数电综合实验实验报告

ID:13117932

大小:2.05 MB

页数:12页

时间:2018-07-20

数电综合实验实验报告_第1页
数电综合实验实验报告_第2页
数电综合实验实验报告_第3页
数电综合实验实验报告_第4页
数电综合实验实验报告_第5页
资源描述:

《数电综合实验实验报告》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、07级信通院数电综合实验——结题报告简易函数发生器数电综合实验—简易函数发生器实验报告班级:07118班姓名:杨帆学号:070547班内序号:262009年1月10日星期六1207级信通院数电综合实验——结题报告简易函数发生器目录一、实验目的3二、任务要求3基本任务:3提高要求:3三、系统设计31.设计思路32.总体设计框图33.分块设计4a)分频模块:4b)三角波产生模块:4c)方波产生模块:4d)选波模块:4e)正弦波产生模块:5f)并串转换模块:5四、程序框图6五、总体电路图及管脚信息6六、源程序7七、功能说明及操作步骤91.功能92.操作步骤9八

2、、资源利用率10九、仿真波形11十、元件清单12十一、关键技术、遇到的问题及解决方案的详述121.正弦波输出问题122.DA转换问题12十二、实验结论及总结121207级信通院数电综合实验——结题报告简易函数发生器实验目的1.熟练掌握VHDL语言和QuartusII软件的使用;2.理解状态机的工作原理和设计方法;3.掌握利用EDA工具进行自顶向下的电子系统设计方法;4.熟悉D/A变换电路的设计;一、任务要求基本任务:设计制作一个简易函数发生器。1.输出波形为方波和三角波,频率范围为1kHZ-2kHZ;2.频率可进行调节并用数码管显示,加、减步进均为100

3、HZ;3.输出三角波的峰峰值为4-5V,方波幅度为TTL电平的大小;提高要求:1.产生频率范围为1kHZ-2kHZ、峰峰值为4-5V的正弦波信号;2.产生占空比可调的矩形波或其它波形;3.自拟其它功能。二、系统设计1.设计思路用VHDL语言结合原理图编辑方式设计实现一个函数信号发生器,输出频率可调方波和三角波,正弦波三种波形。将波形选择、频率控制与分频、三角波、正弦波、方波发生各个模块分别用VHDL语言编程为一个子程序,并把每一个模块转换成图形文件,然后在原理图编辑框调用这些图形模块。由于考虑到按键开关工作的不确定性,通过拨码开关模块的SW0到SW3控制

4、频率调节f〔3...0〕,用SW4、SW5控制DELTA、SINE、SQUARE波形选通,最后把八位输出经过并串转换,接到开发板上的DA模块(TLV5638),通过D/A转换,从示波器上就能看到波形输出。2.总体设计框图(图一:系统设计框图)1207级信通院数电综合实验——结题报告简易函数发生器1.分块设计本设计共使用了六个模块,分别解释如下:a)分频模块:本模块主要功能是输出两个分频时钟clk_m和clk_p,前者用于波形的每一点的并行值输出频率,后者是前者的32倍频,用于并串转换(16bit并行输入转串行输出,并且要输出一个二分频时钟)。经过多方考虑

5、(受制于DA芯片的最高工作频率),选择波形分辨率为64点(即一个周期取样64次)。这里输出的1KHz到2KHz的频率(步进100Hz)都是近似的。frq.vhd文件还包含了数码管输出的功能。采用高频时钟(50M)扫描cat,输出当前的频率值。这里不再分析。b)三角波产生模块:这个模块输出三角波波形。每次clk_m上升沿输出一个8bit的数据。周期分辨率为64点。c)方波产生模块:本模块输出占空比可调的方波。默认占空比为50%。周期分辨率为64点。按键调节占空比,步进增/减幅度为12.5%。d)选波模块:本模块根据用户操作拨码开关来选择输出的波形。默认输出

6、低电平。1207级信通院数电综合实验——结题报告简易函数发生器a)正弦波产生模块:本模块输出周期分辨率为64点的正弦波。用Excel或者Matlab算出二进制8bit的正弦波的取样值,然后采用在程序里查表的方式输出数据。这要比用程序直接计算正弦波的值快捷和简便得多,虽然损失一定精度,但换回的是程序执行的时间和空间资源。b)并串转换模块:本模块将上级输入的8bit并行数据信号转换为串行输出,以供TLV5638进行DA转换。每次系统重置后(reset按键被按下),系统经过两次状态转换。state0是一个等待状态,系统等待4个并行周期之后进入state1,这个

7、状态主要用来写TLV5638的控制寄存器。这里我们将它的参考电平设为2.048V。接着,系统将把TLV5638的触发信号置成有效电平。接着系统进入state2,这个状态是系统真正进行并串转换的状态。在TLV5638自身允许输入的状态下,此进程将设置TLV5638,使其依次使用DAC_A和DAC_B输出数据。在它自身禁止输入的状态下,进程将TLV5638的触发信号置成无效电平,并不输出。本模块使用例化TLV5638这一器件,具体并串转换的过程将在TLV5638.vhd中实现。具体流程如下:每次外部复位信号(reset_i)或者内部复位信号(reset_in

8、t)有效时,系统进行各信号清零复位的工作。cs_o信号作用是对TLV5638的片

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。