sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计

sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计

ID:13434819

大小:50.50 KB

页数:4页

时间:2018-07-22

sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计_第1页
sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计_第2页
sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计_第3页
sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计_第4页
资源描述:

《sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、sigma-delta调制器论文:一种四阶带通sigma-delta调制器的分析与设计【中文摘要】高性能带通sigma-delta调制器是数字中频接收机的核心模块,它和数字降采样滤波器一起完成对中频信号的数字化处理。这样,信道选择和I/Q解调等操作在数字域完成,从而提高了接收机的设计灵活性,减小了电路的设计复杂度,因此成为射频通信领域的研究热点之一。本文基于0.18μmCMOS工艺对一种四阶带通sigma-delta调制器进行了分析和设计。首先,本文介绍了带通sigma-delta调制器的原理和结构,确定设

2、计方案—一位四阶单环多路反馈结构,并在MATLAB/SIMULINK环境下对方案进行了行为级验证。仿真结果表明:峰值信噪比可达到90.5dB,满足设计要求。并基于此给出电路系统中关键模块的主要指标,对后期电路设计提供参考。其次,根据行为级建模提供的系数,基于TSMC0.18μm工艺,采用1.8V电源,200倍的过采样率,80MHz的有效采样频率,对中心频率为20MHz、带宽为200KHz的四阶带通sigma-delta调制器进行了电路级设计,主要包括运算放大器、双延迟型谐振器、一位量化器、反馈延迟和一位DA

3、C电路、时钟产生电路和基准电路。仿真结果表明:峰值信噪比为84.2dB,即有效转换位数为14位,静态功耗为18mW。最后,在电路设计的基础上,对四阶带通sigma-delta调制器进行了版图设计和后仿。其中版图有效面积为:0.7mm*0.4mm;后仿结果表明:信噪比为75dB,基本满足设计要求。【英文摘要】Thebandpasssigma-deltamodulator(BPDSM,forshort)isthekeyblockofthedigitalIFreceiver.Itdigitizestheanalo

4、gsignalatanintermediatefrequency,togetherwiththedigitaldecimationfilter.Thus,thechannelelectionandI/Qdemodulationareoperatedinthedigitaldomain.Then,theflexibilityofthereceiverisincreased,andthecomplexityofthecircuits-designingarerelieved.Sothebandpasssigma

5、-deltamodulatorbecomesoneresearchfocusinthefieldofRFcommunication.Withthe0.18μmCMOStechnology,thispaperanalyzesanddesignsafourthorderbandpasssigma-deltamodulator.Firstly,thetheoryandbasicstructureofsigma-deltamodulatorareintroduced,andthesystemschemeofafou

6、rthorderonebitsingle-loopmulti-feedbackisbroughtforward.ThenthebehaviormodelandfunctionalityvalidationisdoneintheenvironmentofMATLAB/SIMULINKwiththeSDToolbox.ThesimulationresultsshowthatthepeakSNRarrives95dB,satisfyingtherequirement.Besides,thebehaviormode

7、lpointsoutthespecificationsofthemainblocks,providingreferenceforcircuit-leveldesigning.Then,thefourthorderBPDSMisdesignedatcircuit-level,withtheTSMC0.18technologyandoperateswitha1.8Vsupplyvoltage.Itmainconsistsoftheoperationalamplifier,DD(double-delay)reso

8、nator,1bitquantizer,delayfeedbackand1bitDAC,clocksignalgenerationcircuitandbandgapreferencecircuit.Thecenterfrequencyis20MHz,theOSRis200,thebandwidthis200kHz,andthesamplingfrequencyis80MHz.Thesimulationresult

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。