基于fpga 的图像光纤传输系统设计

《基于fpga 的图像光纤传输系统设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的图像光纤传输系统设计董林粒郭大江（1.2成都理工大学信息科学与技术学院，成都610059）摘要：提出一种基于FPGA和光纤的图像传输系统，阐述使用Lattice公司的FPGA和SDRAM构建图像缓存模块以及使用其内嵌的高速串口（SERDES）代替传统的串并转化器来完成图像光纤传输的方法。着重介绍系统的硬件设计和基于的FGPA的相关实现技术。关键词：FPGA，光纤传输系统，高速串口，图像缓存，DDR2SDRAMAbstract:ThispaperpresentanimagetransmissionsystembasedonFPGAandopticalfibe

2、r,introducestheuseofLattice’sFPGAandSDRAMtoconstructimagecachemoduleandtheuseoftheSERDESembeddedinFPGAtakeplaceofthetraditionalmethodsofSERDEStocompleteimagetransmission.Focusesonthesystem’shardwarearchitecturedesignandimageprocessingtechnologybasedonFPGA.Keywords:FPGA，Opticalfibertransm

3、issionsystem，SERDES，ImageCache，DDR2SDRAM0引言DVI传输是将数字信号直接传送到显示设备上，因此它的速度较快，信号衰减较小，图像比较清晰的特点。但是进行远距离图像传输时，由于DVI信号衰减较大，影响图像传输质量。光纤传输具有损耗低、抗干扰性强、带宽高、传输距离远等特点，现在应用越来越广泛。本系统将DVI的图像数据转换成光信号后，通过光纤进行远距离传输，这样可以及避免DVI信号传输的缺点。随着半导体工艺的快速发展，一些主流的FPGA芯片在逻辑资源、性能、速度以及可靠性方面都在不断地提高，尤其芯片内嵌各种硬核与软核模块可以使FPGA的逻

4、辑设计更加快捷方便。1系统介绍本系统包含图像光纤发送和图像光纤接收两部分，见图1所示。DVI接口DVI解码FPGASDRAMSERDESFPGASERDESDVI接口DVI编码SDRAMSDRAMSDRAM光纤发送块光纤接收模块光纤接口光纤接口图1：图像光纤传输器系统框图整个光纤传输系统的工作流程：在发送端，前端DVI解码部分将DVI信号解码成YUV或者RGB格式的并行数据流后送至FPGA，FPGA与片外的SDRAM完成图像数据缓存，并且FPGA内嵌的高速串口（SERDES）将缓存数据进行并串转换形成高速串行数据，然后将数据发送出去，光纤模块接收到数据后，将电信号转化成

5、光信号通过光纤传输。在接收端，工作流程与发送端相反，先是光纤模块将光信号转化成电信号后送给FPGA，FPGA内嵌的SERDES模块将高速串行数据进行串并转换后送给图像缓存模块，然后DVI编码模块对图像缓存模块中的数据完成DVI信号编码。2系统设计整个图像光纤传输系统设计的关键在于FPGA硬件设计、图像缓存部分设计、串并转换逻辑、光纤模块设计和FIFO控制设计，由于DVI解码模块和编码模块比较成熟，限于篇幅原因不在本文讨论之列。2.1FPGA硬件设计如图1所示，FPGA作为系统的核心部件，主要完成数据的串并转换、数据缓存以及编解码逻辑控制等功能，其核心任务是3G-SDI接

6、口设计和基于双端口存储器（EmbeddedBlockRAM）的FIFO设计。系统考虑到逻辑资源容量、I/O接口、以及与SDRAM连接High-speedI/O资源等情况后，选用Lattice公司ECP3-35-484，该器件具有33K的LUTs（逻辑单元）、295个可配置IO引脚、丰富的PLL和DLL资源、支持SDRAM的High-SpeedIO接口、以具有4个通道的EmbeddedSERDES，满足系统需求。Lattice公司ECP3系列FPGA内嵌的SERDES模块是一种高速串行收发器,支持高达3.125G/s的3G-SDI信号传输、支持8B/10B线路编解码、串并

7、转换、行提取与插入、视频成帧和时序提取、CRC编解码等功能。同时可以与光纤模块进行无缝连接，从而简化设计。SERDES可以通过Lattice的ispLEVER软件中的IPexpress工具来生成。物理层上推荐采用3G-SDI协议，生成后的IPcore可以方便地通过例化语句来调用。2.2图像缓存模块设计系统进行图像传输时，需要进行图像缓存。图2为系统的图像缓存模块原理图，其中DDR2SDRAM为外部存储器；SDRAMController是FPGA生成的外部DDR2SDRAM的控制器；FIFO_A和FIFO_B构成图像输入FIFO，FIFO_