资源描述：
《基于fpga的32位浮点fft处理器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、研究与开发电讯技术2003年第6期RESEARCH&DEVELOPMENT文章编号:1001-893X(2003)06-00732053基于FPGA的32位浮点FFT处理器的设计X赵忠武,陈禾,韩月秋(北京理工大学电子工程系,北京100081)摘要:介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。关键词:数字信号处理;快速傅里叶变换;
2、浮点加法器/减法器;浮点乘法器;分级流水;可编程门阵列;设计中图分类号:TN91117文献标识码:AFPGA-basedDesignofa32BitFloating-pointFFTProcessorZHAOZhong-wu,CHENHe,HANYue-qiu(DepartmentofElectronicEngineering,BeijingInstituteofTechnology,Beijing100081,China)Abstract:AnFPGA-baseddesignofa32bitfloating-pointFFT
3、processorusedtocompute1024pointsFFTispresented.Becauseoftheutilizationofimprovedbutterflyprocessor,hardwareconsumptionisreducedandtheperformanceisimproved.Thepipeliningtechniqueof32bitfloating-pointadder/subtracterandmultiplierisintroducedindetail,whichcanenhancethe
4、performanceoftheFFTprocessor.Highprecisionisachievedduetotheinherenceofthefloating-pointalgorithm.Keywords:Digitalsignalprocessing;FFT;Floating-pointadder/subtracter;Floating-pointmultiplier;Pipelining;FPGA;Design现FFT运算通常是速度和面积的折衷。本文采取了递归结构来完成1024点32位浮点FFT信号处理一、引言器的
5、设计,采用改进的蝶形运算单元,减小系统硬件1965年快速傅里叶变换(FFT)的提出,根本地消耗,改善了系统性能;给出了浮点加法器/减法器改变了傅里叶变换的地位。FFT算法成为数字信号和乘法器的一种流水实现方式,提高了系统的运算处理中的最基本的计算技术,广泛地应用于通信、雷速度;采用浮点算法,使得系统可以满足精度高的要达、声纳、地质勘探、图像处理、生物医学等领域,基求。于FFT算法的正交频分复用(OFDM)调制技术被广泛地用于高速数字通信中。二、FFT处理器结构FFT算法的实现通常可以采取几种不同的结构,如递归结构、并行结构、阵
6、列结构等。采取流水本文中的FFT信号处理器的结构如图1所示。方式和并行处理可以提高FFT运算速度,但这也意从图中可以看到该FFT处理器包括:蝶形运算单元味着增大硬件的面积消耗。采取什么样的结构来实(ButterflyProcessor)、旋转因子存储器(CoefficientX收稿日期:2003-02-18·73·研究与开发电讯技术2003年第6期RESEARCH&DEVELOPMENTROM)、数据存储器(DataRAM)、结果存储器(Result(3)读出结果阶段RAM)、地址产生器(AddressGenerator)和控
7、制器FFT运算完成时,控制器产生Complete信号。(Controller)。完成一次1024点的FFT运算,可以分结果数据反序存储在DataRAM中。经过一个整序为3个阶段:读入数据阶段、计算阶段和读出结果阶操作,将结果数据正序存储于ResultRAM中。段。1.蝶形运算单元(1)数据读入阶段蝶形运算单元是FFT处理器中最重要的组成控制信号Start启动读入数据的操作。系统从部分,是影响系统性能的决定性环节。本文采用了总线DataIn读入数据(输入的32位复数据的实部[1]一种改进的基-2蝶形运算单元结构,减小了系与虚部)
8、。数据在时钟的上升沿写入DataRAM中,统的硬件消耗,改善了系统的性能。按时间抽取同时系统利用Start信号产生存储单元的地址和控(DIT)的基-2的蝶形运算算法可以表示为制信号。kxm(i)=xm-1(i)+xm-1(j)WN(2)计算阶段(1)在计算阶段,采取FFT原位
