数字电子时钟实验报告

数字电子时钟实验报告

ID:15625345

大小:5.78 MB

页数:12页

时间:2018-08-04

数字电子时钟实验报告_第1页
数字电子时钟实验报告_第2页
数字电子时钟实验报告_第3页
数字电子时钟实验报告_第4页
数字电子时钟实验报告_第5页
资源描述:

《数字电子时钟实验报告》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、华大计科学院数字逻辑课程设计说明书题目:多功能数字钟专业:计算机科学与技术班级:网络工程1班姓名:刘群学号:1125111023完成日期:2013-9一、设计题目与要求设计题目:多功能数字钟设计要求:1.准确计时,以数字形式显示时、分、秒的时间。2.小时的计时可以为“12翻1”或“23翻0”的形式。3.可以进行时、分、秒时间的校正。二、设计原理及其框图1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。图1所示为数字钟的一般构成框图。图1数字电子

2、时钟方案框图⑴多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz的信号,可保证数字钟的走时准确及稳定。⑵时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器。而根据设计要求,时个位和时十位计数器为24进制计数器。⑶译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。⑷数码管数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管。本设计提供的为LED数码管。2.

3、数字钟的工作原理⑴多谐振荡器电路555定时器与电阻R1、R2,电容C1、C2构成一个多谐振荡器,利用电容的充放电来调节输出V0,产生矩形脉冲波作为时钟信号,因为是数字钟,所以应选择的电阻电容值使频率为1HZ。⑵时间计数单元六片74LS90芯片构成计数电路,按时间进制从右到左构成从低位向高位的进位电路,并通过译码显示。在六位LED七段显示起上显示对应的数值。⑶校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后

4、,再转入正常计时状态即可。根据要求,数字钟应具有分校正和时校正功能。因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本RS触发器的校时电路。三、元器件1.实验中所需的器材单刀双掷开关4个.5V电源.共阴七段数码管6个.74LS90D集成块6块.74HC00D6个LM555CM1个电阻6个10uF电容2个2.芯片内部结构及引脚图图2LM555CM集成块          图3 74LS90D集成块五、各功能块电路图1秒脉冲发生器主要由555定时器和一些电阻电容构成,原理是利用55

5、5定时器的特性,通过电容的充放电使VC在高、低电平之间转换。其中555定时器的高、低电平的门阀电压分别是2/3VCC和1/3VCC?当电容器充电使VC的电压大于2/3VCC则VC就为高电平,然而由于反馈作用又会使电容放电。当VC小于1/3VCC时,VC就为低电平。同样由于反馈作用又会使电容充电。通过555定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ的信号。其中555定时器的一些功能对照后面目录。其中555定时器组成的脉冲发生器电路见附图4.图4555定时器组成的脉冲发生器由于我们要得到1HZ的信号,所以我们就可以通

6、过555定时器充放电一次所需的时间的公式。将那时间设为1S,然后设定两个电阻计算出另外那个电容值.在设定电阻值时我们要记住将电阻值设为比较常用的那种电阻值,得到的电容值也尽可能让它是比较普遍使用的。这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出的电容值。在这次设定中我们设定的电阻值RA=10KΩ,RB=62kΩ,C=10uF经公式:?f=1.43÷【(RA+2×RB)×C】?可得近似为1HZ。2、利用一个LED数码管,一块74LS90D连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示。见图5。图53、利用2片74

7、LS90D芯片连接成一个六十进制电路,电路可从0—59显示。第一片74LS90D芯片构成10进制计数器,第二片74LS90D芯片构成6进制计数器。74LS90D具有异步清零功能。在第一片74ls90构成的十进制计数器中,当第十个脉冲来到时。此时他的四级触发器的状态为“1001”。这时他就会自动清零。同时给第二片74ls90构成的6进制计数器进一,第六个脉冲进位到来时,此时第二片74ls90芯片的触发器的状态为“0110”,这时QB,QC均为高电平。将QB与RO1相连,将Ro2与Qc相连,就会进行异步清零。如此循环就会构成60进制计数器.见附图6.图6

8、十六进制电路4、利用2片74LS90D芯片构成24进制计数器。一片构成二进制计数器,一片构成四

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。