嵌入式图像采集系统的硬件设计

嵌入式图像采集系统的硬件设计

ID:15799061

大小:236.13 KB

页数:3页

时间:2018-08-05

嵌入式图像采集系统的硬件设计_第1页
嵌入式图像采集系统的硬件设计_第2页
嵌入式图像采集系统的硬件设计_第3页
资源描述:

《嵌入式图像采集系统的硬件设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第30卷 第2期大连海事大学学报Vol.30,No.22004年5月JournalofDalianMaritimeUniversityMay,2004文章编号:100627736(2004)0220104203X嵌入式图像采集系统的硬件设计12李绍民,滕国库(1.大连民族学院电机与信息工程系,辽宁大连 116600;2.大连海事大学计算机科学与技术学院,辽宁大连 116026)摘要:结合足球机器人视觉系统介绍了实现嵌入式图像采集与处理系统的一些方法,设计了基于FPGAPCPLD和DSP的嵌入式图像采集与处理系统,包括CCD摄像头、SAA7111A、AL422B、EPM7128及TMS32

2、0VC5402,对系统各个组成模块间的时序电路逻辑进行了较详细的分析和方案设计.关键词:嵌入式;图像采集与处理系统;数字信号处理器中图分类号:TP242文献标识码:A采用通用DSP实现方式的优点是灵活性强,0 引 言具有很好的可扩展性、可升级性和易维护性,但速[4,5]嵌入式视频采集与处理系统具有可靠性高、度不及FPGA方式快.速度快、成本低、体积小、功耗低和环境适应性强单片机系统由于速度低,很难满足图像处理等优点.适用场合,如自主式移动机器人系统、图系统的速度要求,但其成本在各种方案中最低,对[1]像监控系统等.嵌入式视频采集处理系统实现于速度要求低、分辨率低、算法简单的系统仍有实方法

3、多种多样,有的基于嵌入式工控机(如用价值.[2]PC104),有的基于FPGA,有的基于专用或通用专用压缩芯片的方式实现简单、技术成熟可数字信号处理器(如TM1300或靠、成本低,但许多嵌入式系统不需压缩,灵活性TMS320VC5416P5402),有的基于单片机(如反而较差,无法满足视频处理多样性的要求.89C51P52),有的基于专用压缩芯片.本文采用FPGA和通用DSP相结合的办法,嵌入式工控机有现成的操作系统及有关软件充分发挥FPGA的速度优势,在FPGA控制下,可以利用,开发容易,但成本较高,体积大,功耗将视频数据存入帧缓冲器.发挥DSP指令丰富和高.软件灵活的优势,完成不同要

4、求的图像处理任务.FPGA方式用硬件实现图像采集和处理,并行处理程度高,可实现高速处理,但算法复杂时,1嵌入式视频采集系统的硬件设计[3]开发难度太大,费时费力.视频专用DSP其体系结构是围绕视频处理  本文设计的嵌入式视频采集系统硬件框图如设计的,有专门的视频输入输出接口,一般还有图图1所示,主要包括视频解码器SAA7111、FIFO像协处理器和哈夫曼解码单元,但目前视频专用帧存储器AL422B、CPLD采集控制器EPM7128、DSP的工作温度大都在室温,不能满足一些特殊数字信号处理器TMS320VC5402、单片机工作环境的要求.AT89C51.X收稿日期:20032122211作

5、者简介:李绍民(19622),男,辽宁锦州人,副教授.©1995-2005TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.第2期         李绍民,等:嵌入式图像采集系统的硬件设计          105数据通过DI7~DI0写入到内部RAM,写入的数据须满足建立时间和保持时间的要求.当WE为高电平时,写操作被禁止,写地址指针停在当前位置上;当WE再次变为低电平时,写地址指针从当前位置开始.当RE为低电平时,在RCK信号的上升沿,数据由DO7~DO0输出到DSP的数据总线,时序图1 视觉子系统原理框图应与DSP的读操作配合

6、.当RE为高电平时,读1.1 视频解码视频信号源来自摄像机输出的复合视频信操作被禁止,读地址指针停在当前位置上.当RE号.系统加电复位后,先由DSP的McBSP产生的再次变为低电平时,读地址指针从当前位置开始.I2C总线信号对SAA7111工作寄存器初始化,然1.3 核心控制部分后SAA7111开始输出数字视频信号,同时产生行现场可编程门阵列FPGA(FieldProgramma2同步信号HS,场同步信号VS,奇偶场标志信号bleGateArray)的发展为图像采集处理的高速化、RTS0,像素时钟信号LLC2.这些信号从芯片的管小型化、智能化开辟了新的空间.现有的FPGA脚直接输出,即将

7、模拟视频信号解码为标准的芯片的规模和速度已经能够实现具有一定复杂度YUV4∶2∶2格式的数字视频信号.在FPGA的算法运算.以FPGAPCPLD为控制核心,使嵌入(EPM7128)的控制下,将其存入FIFO帧存储器式系统具有速度快、适应性好、造价低、可靠性高、AL422B中,TMSVC5402利用读语句从AL422B灵活性强等优点.中获得视频数据,对其进行压缩或其他处理,将处核心控制CPLD选用Altera公司的理结果经HPI口传给

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。