基于nios ii的i2c总线接口的实现

基于nios ii的i2c总线接口的实现

ID:16002348

大小:462.00 KB

页数:7页

时间:2018-08-07

基于nios ii的i2c总线接口的实现_第1页
基于nios ii的i2c总线接口的实现_第2页
基于nios ii的i2c总线接口的实现_第3页
基于nios ii的i2c总线接口的实现_第4页
基于nios ii的i2c总线接口的实现_第5页
资源描述:

《基于nios ii的i2c总线接口的实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于NiosII的I²C总线接口的实现0引言I²C(Inter-IntegratedCircuit)总线是一种由Phil-ips公司开发的两线式串行总线,用于连接微控制器及其外围设备。由于I²C总线仅用两根信号线,并支持多主控工作方式,所以I²C总线在电子产品设备中应用非常普遍。文献[1]使用NiosⅡ的PIO接口模拟I²C时序完成对接口芯片的读写,而目前基于NiosⅡ的IP核越发丰富。基于此,本文使用免费的IP核--I²C-MasterCore,实现了对I²C接口芯片的读写操作,扩充了一种新的设计方法。本文首先介绍了I²C总线结构和工作原理,然后详细说明了基于NiosⅡ的I²

2、C-MasterCore的使用方法,最后给出了C语言的编程代码。1I²C总线基本原理I²C总线是由数据线SDA和时钟SCL构成的串行总线,可发送和接收数据。在CPU与被控IC之间、进行双向传送,最高传送速度100kbit/s。I²C总线在传送数据的过程中共有4种基本类型信号,分别是:开始信号、数据传输信号、应答信号和结束信号。a)开始信号:SCL为高电平时,SDA由高电平向低电平跳变,开始传送数据。所有的命令都必须在开始条件以后进行。b)结束信号:SCL为低电平时,SDA由低电平向高电平跳变,结束传送数据。所有的操作都必须在停止条件以前结束。总线开始和停止数据传送的时序如图1所

3、示。c)数据传输信号:在开始条件以后,时钟信号SCL的高电平周期期问,当数据线稳定时,数据线SDA的状态表示数据有效,即数据可以被读走,开始进行读操作。在时钟信号SCL的低电平周期期间,数据线上数据才允许改变。每位数据需要一个时钟脉冲。I²C总线的数据位传送时序如图2所示。7d)应答信号:接收数据的从器件收到8bit数据后,向发送数据的主控器件发出特定的低电平脉冲,表示已收到数据。这要求主器件必须产生一个与确认位相应的额外时钟脉冲(第9个脉冲)。若主控器件确认失败,主控器件必须发送一个数据结束信号给从器件。这时从器件必须使SDA线保持高电平,使主控器件能产生停止条件。总线的应答

4、信号时序见图3。2I²C接口芯片AT24C01/02工作原理AT24CXX系列芯片是采用I²C总线标准的常用的串行EEROM芯片。本文以AT24C02为例介绍。AT24C02具有256×8(2k)bit的存储容量,即总共32页,每页有8字节的容量。每次写入数据是从主器件发送来的片内选择地址开始写人,如果写到页末尾,主器件还在继续发送的话,不会自动转到下一页,而是从该页的头地址开始继续写入,覆盖该页的原有数据,而造成数据丢失。AT24C02工作于从器件方式,它的地址由外围的3个引脚A2、A1、A0决定,如图4所示。在I²C总线上总共可以连接8个AT24C02接口芯片,每个器件硬件

5、地址与控制寄存器的地址内容保持一致,就能够自由地与主控器件进行数据传输。1)器件字节写操作7在字节写模式下,发送器件写控制字,控制字包括4位固定器件码,3位片选码,以及一位低电平的写控制位。主器件在收到从器件产生应答信号后,主器件发送一个8位字节地址写入AT24C02。主器件在收到从器件的另一个应答信号后,再发送数据到被寻址的存储单元。AT24C02再次应答,并在主器件产生停止信号后开始内部数据的擦写,在内部擦写过程中,AT24C02不再应答主器件的任何请求。时序见图5。2)器件随机地址读操作对AT24C02读操作的初始化方式和写操作时一样,仅把R/W位置为1。图6所示为AT2

6、4C02随机地址读时序图。随机读操作允许主器件对寄存器的任意字节进行读操作,主器件首先通过发送起始信号、从器件地址和它想读取的字节数据的地址执行一个伪写操作。在AT24C02应答之后,主器件重新发送起始信号和从器件地址,此时R/W位置1,AT24C02响应并发送应答信号,然后输出所要求的一个8位字节数据,主器件不发送应答信号但产生一个停止信号。3I²C-MasterCore工作原理基于NiosⅡ的IP核应用非常简便,因此越发受到青睐。Altera公司已经提供了一些通用的IP核可供使用,但没有提供I²C核。文献[3]提供了免费的I²C-MasterCore,经笔者的应用与长时间测

7、试,证明该Mas-terCore使用方便可靠,工作稳定。该MasterCore的内部结构如图7所示,主要由时钟发生器、字节命令控制器、比特命令发生器和数据移位寄存器4个模块组成。其他模块是一些相关接口和临时数据存储器。7 时钟发生器主要是产生SCL信号,该时钟的频率可由预分频寄存器设置,控制子计算公式如下:例如:SCL频率为100kHz,NiosⅡ工作频率为50MHz,则预分频=99,PRERlo=99,PRERhi=0。7字节命令控制器在字节级连接命令寄存器、状态寄存器和比特命令控制器。通

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。