fpga设计实验指导书

fpga设计实验指导书

ID:16377369

大小:798.15 KB

页数:28页

时间:2018-08-09

fpga设计实验指导书_第1页
fpga设计实验指导书_第2页
fpga设计实验指导书_第3页
fpga设计实验指导书_第4页
fpga设计实验指导书_第5页
资源描述:

《fpga设计实验指导书》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《FPGA设计》实验指导书江西省赣州市安远县第一中学的欧阳玉萍(AV女优衰ZB、骚B)、蔡松林、罗瑞锋、何昌衡全家死光光!安全操作注意事项1、接插下载电缆前,请务必关闭实验箱开关,避免损坏下载电缆或实验箱器件。2、操作过程中应防止静电。3、保持实验箱和电路板的表面清洁。4、小心轻放,避免不必要的硬件损伤或者人身受伤。实验箱简介实验一简单组合逻辑设计一、实验目的和任务1、熟习QuartusII软件的使用;2、掌握用原理图输入法和硬件描述语言(VerilogHDL)两种方法来设计逻辑电路;3、通过电路的仿真及验证,进一步了解4选1数据选择器

2、的功能;二、实验内容1、用原理图输入法来设计4选1数据选择器参照按图1-1所示来编辑完成4选1数据选择器的原理图输入,其中a、b、c、d为数据输入端,sel[1]、sel[0]为控制输入端,q为4选1数据输出端。存盘仿真后,观察仿真波形,以验证数据选择器的功能。图1-14选1数据选择器原理图2、用VerilogHDL硬件描述语言来设计4选1数据选择器用QuartusII中的文本编辑器,编辑输入4选1数据选择器源程序:modulem41(a,b,c,d,sel,q);inputa,b,c,d;input[1:0]sel;outputq;r

3、egq;always@(sel)case(sel)2’b00:q=a;2’b01:q=b;2’b10:q=c;2’b11:q=d;endcaseendmodule程序中的a、b、c、d依然为数据输入端,sel[1]、sel[0]为控制输入端,q为4选1数据输出端。同样存盘后进行仿真,并观察仿真波形,以验证数据选择器的功能。三、实验仪器、设备及材料电脑、EDA软件、实验箱、下载电缆。四、实验原理4选1数据选择器的原理框图及真值表如图1-2及表1-1所示,sel[1:0]可能出现四种组合情况:00011011,它分别对应选通四个不同的数据输

4、入a、b、c、d,从q端输出。结合以前所学数字电路的知识,可由真值表得出利用“与非门”实现的逻辑电路,进而可用QuartusII原理图输入方法,设计出该4选1数据选择器;如应用EDA技术所学的VerilogHDL硬件描述语言来描述该电路功能,即可设计出该4选1数据选择器的源程序。dabcqsel[1:0]四选一电路图1-24选1数据选择器的原理框图五、重点、难点本实验技术重点在于理解4选1数据选择器的功能后,用原理图输入法和硬件描述语言(VerilogHDL)两种方法来设计该逻辑电路。其难点是要仿真出4选1数据选择器的波形,然后通过观测

5、仿真波形,来验证该数据选择器的功能。六、实验步骤(一)原理图输入法的设计步骤:(1)进入Windows操作系统,双击QuartusII图标,启动软件。1、单击FileNewProjectWizard菜单,输入文件名路径与设计项目的名字mux41,点击finish,完成设计项目建立。点击AssignmentDevice菜单,选择器件(本设计选用cyclone系列的EP1C12Q240C8)。2、启动菜单FileNew,选择BlockDiagram/SchematicFile,点OK,启动原理图编辑器。画出图1-1(具体方法见后面说明

6、)。默认存盘名为mux41,保存。(2)设计的输入1.在原理图空白处双击,会出现元件选择对话框,在name处输入元件名,点OK完成元件放置。依次放置4个三输入端与门(and3)、1个四输入端或门(or4),2个非门(not)器件、及6个输入端(input)、1个输入端(output)在原理图上;2.添加连线到器件的管脚上把鼠标移到元件引脚附近,则鼠标光标自动由箭头变为十字,按住鼠标右键拖动,即可画出连线,参照图1连好相应元件的输入、输出脚。3.保存原理图单击保存按钮。原理图文件出现在红色箭头所指的地方。(3)编译点击菜单栏上红色箭头所指

7、的工具图标,完成编译。图1-3编译(4)仿真设计文件编译没有错误可以进行仿真。点击FileNew菜单。选择otherfiles中的vectorwaveformfile。画出输入波形,执行仿真命令,启动仿真并观察仿真波形,进行设计电路的功能验证。点击开始仿真图1-4新建波形文件的选择对话框(二)用VerilogHDL语言完成的设计步骤:(1)、运行QuartusII软件,先建立一个新的项目。(2)、启动FileNew菜单命令(如图1-5);图1-5新建文本文件的选择对话框(3)、选择veriloghdlfile,点击OK后,键入上面“

8、二、实验内容”中的程序。(4)、以默认文件名和路径保存。(5)参照原理图输入设计进行仿真,并观察仿真波形,以验证所设计电路的功能。七、实验报告要求1.对于原理图设计要求有设计过程。2.详细论述实验步骤。3.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。